特許ウォッチ

公開番号2025131513
公報種別公開特許公報(A)
公開日2025-09-09
出願番号2025003757
出願日2025-01-09
発明の名称半導体装置及びそれを含むデータ格納システム
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人共生国際特許事務所
主分類H10B 43/50 20230101AFI20250902BHJP()
要約【課題】信頼性が向上した半導体素子及びそれを含むデータ格納システムを提供する。
【解決手段】本発明による半導体装置は、プレート層、プレート層上においてプレート層の上面に垂直な第1方向に沿って互いに離隔し、第1方向に垂直な第2方向に沿って互いに異なる長さで延びるゲート電極、ゲート電極と交互に積層される層間絶縁層、ゲート電極の少なくとも一部を貫通し、第1方向に沿って延びるチャネル構造物、及びゲート電極とそれぞれ連結され、第1方向に沿って延びるコンタクトプラグを含み、ゲート電極のそれぞれは、下部領域及び層間絶縁層から露出するように下部領域上に配置された上部領域を含み、上部領域は、第2方向において上面のレベルが低くなる領域を含み、上部領域の第2方向における外側面は、下部領域の第2方向における外側面から離隔して下部領域上に位置する。
【選択図】図2a

特許請求の範囲【請求項１】
基板、前記基板上の回路素子、及び前記回路素子上の回路配線ラインを含む第１半導体構造物と、
前記第１半導体構造物上に配置され、第１及び第２領域を有する第２半導体構造物と、を含み、
前記第２半導体構造物は、
プレート層と、
前記プレート層上において前記プレート層の上面に垂直な第１方向に沿って互いに離隔し、前記第１方向に垂直な第２方向に沿って互いに異なる長さで延び、前記第１領域から延びる下部領域及び前記第２領域において前記下部領域上に配置された上部領域をそれぞれ含むゲート電極と、
前記ゲート電極と交互に積層された層間絶縁層と、
前記第１領域において前記ゲート電極の少なくとも一部を貫通し、前記第１方向に沿って延びるチャネル構造物と、
前記第２領域において前記ゲート電極とそれぞれ連結され、前記第１方向に沿って延びるコンタクトプラグと、
前記ゲート電極のそれぞれの前記下部領域と前記上部領域との間に介在し、前記層間絶縁層から離隔したパッド絶縁層と、を含むことを特徴とする半導体装置。
続きを表示（約 980 文字）【請求項２】
前記上部領域の上面は、前記ゲート電極のそれぞれの全体厚さが減少するように折れ曲がった領域を含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記上部領域は、前記第１領域に隣接する第１端部領域において、上面が第１レベルに位置し、前記第２方向に沿って前記第１端部領域に対向する第２端部領域において、上面が前記第１レベルよりも低い第２レベルに位置することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１レベルと前記第２レベルとの差は、３ｎｍ～７ｎｍの範囲であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記上部領域は、前記下部領域の前記第２方向に沿った側面から前記第１領域に向かって内側に離隔して前記下部領域上に位置することを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記下部領域は、前記層間絶縁層のうちの前記下部領域と接触する層間絶縁層によって覆われる領域において第１厚さを有し、前記層間絶縁層の側面と前記上部領域との間の領域において前記第１厚さよりも小さい第２厚さを有することを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記ゲート電極は、第１ゲート電極及び前記第１ゲート電極上に配置された第２ゲート電極を含み、
前記第１ゲート電極の前記上部領域の最上面の第３レベルは、前記第２ゲート電極の下面の第４レベルよりも高いことを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記第３レベルは、前記第２ゲート電極の上面と前記下面との間のレベルであることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記ゲート電極のそれぞれは、前記上部領域の前記第１領域に隣接する内側端部領域において最大厚さを有し、前記下部領域の前記第１領域から最も離隔した外側端部領域において最小厚さを有することを特徴とする請求項１に記載の半導体装置。
【請求項１０】
前記パッド絶縁層において、少なくとも前記第２方向に沿った側面は、前記ゲート電極のそれぞれから露出することを特徴とする請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置及びそれを含むデータ格納システムに関する。
続きを表示（約 3,200 文字）【背景技術】
【０００２】
データ格納を必要とするデータ格納システムにおいて、大容量のデータを格納することができる半導体装置が求められている。このため、半導体装置のデータ格納容量を増加させる方案が研究されている。例えば、半導体装置のデータ格納容量を増加させるための方法の一つとして、二次元的に配列されるメモリセルの代わりに、三次元的に配列されるメモリセルを含む半導体装置が提案されている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、信頼性が向上した半導体装置を提供することにある。
【０００４】
また、本発明の目的は、信頼性が向上した半導体装置を含むデータ格納システムを提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するためになされた本発明の一態様による半導体装置は、基板、上記基板上の回路素子、及び上記回路素子上の回路配線ラインを含む第１半導体構造物と、上記第１半導体構造物上に配置され、第１及び第２領域を有する第２半導体構造物と、を含み、上記第２半導体構造物は、プレート層と、上記プレート層上において上記プレート層の上面に垂直な第１方向に沿って互いに離隔し、上記第１方向に垂直な第２方向に沿って互いに異なる長さで延び、上記第１領域から延びる下部領域及び上記第２領域において上記下部領域上に配置された上部領域をそれぞれ含むゲート電極と、上記ゲート電極と交互に積層された層間絶縁層と、上記第１領域において上記ゲート電極の少なくとも一部を貫通し、上記第１方向に沿って延びるチャネル構造物と、上記第２領域において上記ゲート電極とそれぞれ連結され、上記第１方向に沿って延びるコンタクトプラグと、上記ゲート電極のそれぞれの上記下部領域と上記上部領域との間に介在し、上記層間絶縁層から離隔したパッド絶縁層と、を含むことができる。
【０００６】
上記目的を達成するためになされた本発明の他の態様による半導体装置は、プレート層と、上記プレート層上において上記プレート層の上面に垂直な第１方向に沿って互いに離隔し、上記第１方向に垂直な第２方向に沿って互いに異なる長さで延びたゲート電極と、上記ゲート電極と交互に積層される層間絶縁層と、上記ゲート電極の少なくとも一部を貫通し、上記第１方向に沿って延びるチャネル構造物と、上記ゲート電極とそれぞれ連結され、上記第１方向に沿って延びるコンタクトプラグと、を含み、上記ゲート電極のそれぞれは、下部領域及び上記層間絶縁層から露出するように上記下部領域上に配置された上部領域を含み、上記上部領域は、上記第２方向において上面のレベルが低くなる領域を含み、上記上部領域の上記第２方向における外側面は、上記下部領域の上記第２方向における外側面から離隔して上記下部領域上に位置することができる。
【０００７】
上記目的を達成するためになされた本発明の一態様によるデータ格納システムは、回路素子を含む第１半導体構造物、上記第１半導体構造物の一面上に配置され、第１及び第２領域を有する第２半導体構造物、及び上記回路素子と電気的に連結された入出力パッドを含む半導体格納装置と、上記入出力パッドを介して上記半導体格納装置と電気的に連結され、上記半導体格納装置を制御するコントローラと、を含み、上記第２半導体構造物は、プレート層と、上記プレート層上において上記プレート層の上面に垂直な第１方向に沿って互いに離隔し、上記第１方向に垂直な第２方向に沿って上記第１領域から延びる下部領域及び上記第２領域において上記下部領域上に配置された上部領域をそれぞれ含むゲート電極と、上記第１領域において上記ゲート電極の少なくとも一部を貫通し、上記第１方向に沿って延びるチャネル構造物と、上記第２領域において上記ゲート電極とそれぞれ連結され、上記第１方向に沿って延びるコンタクトプラグと、上記ゲート電極のそれぞれの上記下部領域と上記上部領域との間に介在するパッド絶縁層と、を含むことができる。
【発明の効果】
【０００８】
本発明によれば、ゲート電極が、コンタクトプラグに連結されるパッド領域を含み、このようなパッド領域の製造方法及び構造を最適化することによって、信頼性が向上した半導体装置及びそれを含むデータ格納システムを提供することができる。
【０００９】
本発明の多様でありながらも有益な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。
【図面の簡単な説明】
【００１０】
例示的な実施形態による半導体装置の概略的な平面図である。
例示的な実施形態による半導体装置の概略的な断面図である。
例示的な実施形態による半導体装置の概略的な断面図である
例示的な実施形態による半導体装置の一部の領域を拡大して示す概略的な部分拡大図である。
例示的な実施形態による半導体装置の一部の領域を拡大して示す概略的な部分拡大図である。
例示的な実施形態による半導体装置の概略的な部分拡大図である。
例示的な実施形態による半導体装置の概略的な部分拡大図である。
例示的な実施形態による半導体装置の概略的な部分拡大図である。
例示的な実施形態による半導体装置の概略的な断面図である。
例示的な実施形態による半導体装置の概略的な断面図である。
例示的な実施形態による半導体装置の概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するための概略的な断面図である。
例示的な実施形態による半導体装置の製造方法を説明するためのフローチャートである。
例示的な実施形態による半導体装置を含むデータ格納システムを概略的に示す図である。
例示的な実施形態による半導体装置を含むデータ格納システムを概略的に示す斜視図である。
例示的な実施形態による半導体パッケージを概略的に示す断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許