特許ウォッチ

公開番号2025119685
公報種別公開特許公報(A)
公開日2025-08-15
出願番号2024014607
出願日2024-02-02
発明の名称機能割付システム
出願人株式会社日立製作所
代理人藤央弁理士法人
主分類G06F 8/60 20180101AFI20250807BHJP(計算;計数)
要約【課題】複数の異機能チップが協働して一つの目的を実現するシステムを迅速に設計するプラットフォームを提供する。
【解決手段】アプリケーションプログラムをハードウェア及びミドルウェアに割り付ける割付システムであって、所定の演算処理を実行する演算装置と、前記演算装置に接続された記憶デバイスとを有する計算機によって構成され、前記演算装置が、指標の指定を受け付ける入力部と、前記演算装置が、入力されるアプリケーション仕様及び前記入力部が受け付けた指標に基づいてデータベースに記録されたチップ仮想モデル及びミドルウェア仮想モデルの組み合わせ、及びそれぞれの仮想モデルの動作モードを割り付ける割付処理部と、前記演算装置が、前記割付処理部による割り付けの結果を出力する出力部を有する。
【選択図】図1
特許請求の範囲【請求項１】
アプリケーションプログラムをハードウェア及びミドルウェアに割り付ける割付システムであって、
所定の演算処理を実行する演算装置と、前記演算装置に接続された記憶デバイスとを有する計算機によって構成され、
前記演算装置が、指標の指定を受け付ける入力部と、
前記演算装置が、入力されるアプリケーション仕様及び前記入力部が受け付けた指標に基づいてデータベースに記録されたチップ仮想モデル及びミドルウェア仮想モデルの組み合わせ、及びそれぞれの仮想モデルの動作モードを割り付ける割付処理部と、
前記演算装置が、前記割付処理部による割り付けの結果を出力する出力部を有することを特徴とする割付システム。
続きを表示（約 930 文字）【請求項２】
請求項１に記載の割付システムであって、
前記入力部は、アプリコードワークスペース、及びシステム設計ワークスペースを表示するための表示データを作成することを特徴とする割付システム。
【請求項３】
請求項２に記載の割付システムであって、
前記割付処理部は、
前記入力されるアプリケーション仕様、及び前記入力部が受け付けた情報に基づいて、アプリケーションコードを分析して、機能ブロックに分割して、機能データを抽出し、
前記入力部が受け付けたシステム情報及びチップ情報に基づいてシステムデータ及びチップデータを抽出し、
ミドルウェア機能データ、前記システムデータ、前記チップデータ、及び使用環境データを前記チップ仮想モデル及び前記ミドルウェア仮想モデルから構成されるシステム仮想モデルに入力して、システム性能情報を抽出し、
前記抽出されたシステム性能情報に基づいて、仮想モデルの動作モードを割り付けることを特徴とする割付システム。
【請求項４】
請求項３に記載の割付システムであって、
前記入力部は、チップ実装階層情報、コンピューティングリソース数、及びコンピューティングリソース情報を入力情報として受け付けることを特徴とする割付システム。
【請求項５】
請求項４に記載の割付システムであって、
前記割付処理部は、
前記入力部に入力されるチップ実装階層情報に基づいて、階層上の計算リソースの配置を判定し、
同一階層上に複数の計算リソースが並列に配置される場合、当該階層内に配置される複数のチップを統合した統合チップとして仮想化することを特徴とする割付システム。
【請求項６】
請求項４に記載の割付システムであって、
前記割付処理部は、
前記入力部に入力されるチップ実装階層情報に基づいて、階層上の計算リソースの配置を判定し、
複数階層上に複数の計算リソースが直列に配置される場合、当該複数階層に配置される複数チップを統合した統合チップとして仮想化することを特徴とする割付システム。

発明の詳細な説明【技術分野】
【０００１】
本発明は、機能割付システムに関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
現状のソリューション開発では、異種チップに搭載されるアプリケーションを並行かつ分断して開発する。
【０００３】
本技術分野の背景技術として、以下の先行技術がある。特許文献１（特開２０１０－３９６７７号公報）には、ソフトウェアを実行する前記ハードウェアモデル群からなるアーキテクチャを取得する取得手段と、前記取得手段によって取得された前記アーキテクチャ内のハードウェアモデルの分割または／および融合の可能性を判断する判断手段と、前記判断手段によって判断された判断結果に基づいて、前記アーキテクチャを再構築する再構築手段と、前記再構築手段による再構築後のアーキテクチャを出力する出力手段と、を備えることを特徴とする設計支援装置が記載されている。
【先行技術文献】
【特許文献】
【０００４】
特開２０１０－３９６７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前述した平行かつ分断した開発手法では、開発統合試験までシステムの整合性が確認できず、開発工程間の摺り合わせが頻発し、開発人員及び開発期間の増大によって開発コストが上昇する。このため、ソリューションコスト競争力を低下させ損失が増大する。
【０００６】
また、アプリケーションが実装された装置全体としての動作において、動作、定格、コストなどの仕様に適合しない可能性がある。
【０００７】
本発明は、複数の異機能チップが協働して一つの目的を実現するシステムを迅速に設計するプラットフォームの提供を目的とする。
【課題を解決するための手段】
【０００８】
本願において開示される発明の代表的な一例を示せば以下の通りである。すなわち、アプリケーションプログラムをハードウェア及びミドルウェアに割り付ける割付システムであって、所定の演算処理を実行する演算装置と、前記演算装置に接続された記憶デバイスとを有する計算機によって構成され、前記演算装置が、指標の指定を受け付ける入力部と、前記演算装置が、入力されるアプリケーション仕様及び前記入力部が受け付けた指標に基づいてデータベースに記録されたチップ仮想モデル及びミドルウェア仮想モデルの組み合わせ、及びそれぞれの仮想モデルの動作モードを割り付ける割付処理部と、前記演算装置が、前記割付処理部による割り付けの結果を出力する出力部を有することを特徴とする。
【発明の効果】
【０００９】
本発明の一態様によれば、複数の異機能チップが協働して一つの目的を実現するシステムを構成するチップの性能を無駄なく使用できる。上記した以外の課題、構成及び効果は、以下の発明を実施するための形態の説明により明らかにされる。
【図面の簡単な説明】
【００１０】
本発明の実施例のアプリ機能割付システムの構成を示すブロック図である。
本実施例のユーザインターフェースの画面例を示す図である。
本実施例の機能割付システムの構成を示すブロック図である。
本実施例のアプリコード開発業務における機能割付システムが実行する処理のフローチャートである。
アプリ機能割付システムに入力されるシステム／チップ構成図の作成方法の例を示す図である。
本実施例のシステム仮想モデルの入出力を示す図である。
本実施例の性能（処理時間）データの構成例を示す図である。
本実施例の性能（消費電力）データの構成例を示す図である。
本実施例の性能（コスト）データの構成例を示す図である。
本実施例のチップ－ミドル割付機能が実行する処理のフローチャートである。
本実施例のマルチモーダルセンシングシステムのアプリケーションソフトウェアが実行する処理のフローチャートである。
本実施例のマルチモーダルセンシングシステムのシステムハードウェア構成及び分割された機能の例を示す図である。
本実施例の振動診断システムのアプリケーションソフトウェアが実行する処理のフローチャートである。
本実施例の振動診断システムのハードウェア構成及び分割して実行される機能の例を示す図である。
本実施例のデバイス鍵認証システムのアプリケーションソフトウェアが実行する処理のフローチャートである。
本実施例のデバイス鍵認証システムのハードウェア構成及び分割して実行される機能の例を示す図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許