特許ウォッチ

公開番号2025125509
公報種別公開特許公報(A)
公開日2025-08-27
出願番号2025003453
出願日2025-01-09
発明の名称絶縁チップおよび半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H10D 1/20 20250101AFI20250820BHJP()
要約【課題】絶縁チップの高耐圧化を図ること。
【解決手段】絶縁チップ70は、半導体基板71上に設けられた素子絶縁層72内においてX方向に互いに離隔して配置された第1コイル41および第4コイル44、Z方向において第1コイル41と対向して配置された第2コイル42、ならびにZ方向において第4コイル44と対向して配置された第3コイル43を含む。半導体基板71は、第1半導体領域131および第2半導体領域132と、第1半導体領域131と第2半導体領域132とを絶縁する絶縁領域140とを含む。第1コイル41および第2コイル42は、平面視において第2半導体領域132から離隔するとともに少なくとも一部が第1半導体領域131と重なるように配置されている。第3コイル43および第4コイル44は、平面視において第1半導体領域131から離隔するとともに少なくとも一部が第2半導体領域132と重なるように配置されている。
【選択図】図7
特許請求の範囲【請求項１】
半導体基板と、
前記半導体基板上に設けられた素子絶縁層と、
前記素子絶縁層に設けられ、前記素子絶縁層の厚さ方向と交差する第１方向において互いに離隔して配置された第１絶縁素子および第４絶縁素子、前記厚さ方向において前記第１絶縁素子と対向して配置された第２絶縁素子、ならびに前記厚さ方向において前記第４絶縁素子と対向して配置された第３絶縁素子と、
を含み、
前記半導体基板は、
第１半導体領域と、
前記第１半導体領域と前記第１方向に離隔して配置された第２半導体領域と、
前記第１半導体領域と前記第２半導体領域とを絶縁する絶縁領域と、
を含み、
前記厚さ方向から視て、前記第１絶縁素子および前記第２絶縁素子の双方は、前記第２半導体領域から離隔するとともに、少なくとも一部が前記第１半導体領域と重なるように配置され、
前記厚さ方向から視て、前記第３絶縁素子および前記第４絶縁素子の双方は、前記第１半導体領域から離隔するとともに、少なくとも一部が前記第２半導体領域と重なるように配置されている
絶縁チップ。
続きを表示（約 1,000 文字）【請求項２】
前記第１半導体領域および前記第２半導体領域の双方は、Ｓｉを含む材料によって構成されており、
前記絶縁領域は、ＳｉＯ
２
によって構成されている
請求項１に記載の絶縁チップ。
【請求項３】
前記絶縁領域の幅寸法は、前記絶縁領域の前記厚さ方向の寸法よりも小さい
請求項１に記載の絶縁チップ。
【請求項４】
前記絶縁領域の幅寸法は、前記絶縁領域の前記厚さ方向の寸法よりも大きい
請求項１に記載の絶縁チップ。
【請求項５】
前記絶縁領域は、
前記厚さ方向から視て前記第１半導体領域を囲む枠状の第１絶縁領域と、
前記厚さ方向から視て前記第２半導体領域を囲む枠状の第２絶縁領域と、
を含む
請求項１に記載の絶縁チップ。
【請求項６】
前記絶縁領域は、前記第１半導体領域と前記第２半導体領域との前記第１方向の間に設けられた中間絶縁領域を含み、
前記中間絶縁領域は、前記第１絶縁領域および前記第２絶縁領域の一部を構成している
請求項５に記載の絶縁チップ。
【請求項７】
前記素子絶縁層に設けられ、前記第２絶縁素子と前記第３絶縁素子とを電気的に接続する接続配線を含む
請求項１に記載の絶縁チップ。
【請求項８】
前記第１絶縁素子に電気的に接続された第１パッドと、
前記第４絶縁素子に電気的に接続された第２パッドと、
を含み、
前記第１パッドは、前記第１方向において前記第１絶縁素子に対して前記第４絶縁素子とは反対側に配置され、
前記第２パッドは、前記第１方向において前記第４絶縁素子に対して前記第１絶縁素子とは反対側に配置されている
請求項１に記載の絶縁チップ。
【請求項９】
前記第１絶縁素子は、前記厚さ方向において前記第２絶縁素子よりも前記半導体基板の近くに配置されており、
前記第４絶縁素子は、前記厚さ方向において前記第３絶縁素子よりも前記半導体基板の近くに配置されている
請求項８に記載の絶縁チップ。
【請求項１０】
前記第１絶縁素子、前記第２絶縁素子、前記第３絶縁素子、および前記第４絶縁素子の各々は、コイルである
請求項１～９のいずれか一項に記載の絶縁チップ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、絶縁チップおよび半導体装置に関する。
続きを表示（約 4,000 文字）【背景技術】
【０００２】
特許文献１には、第１ダイパッドに配置されたコントローラチップおよびトランスチップと、第２ダイパッドに配置されたドライバチップと、を含むモジュールが開示されている。トランスチップは、基板と、基板の主面上に形成された絶縁層積層構造と、絶縁層積層構造において互いに異なる絶縁層に形成された上コイルおよび下コイルと、を含む。
【先行技術文献】
【特許文献】
【０００３】
特開２０１８－７８１６９号公報
【０００４】
［概要］
上記のようなモジュールにおいては、高耐圧化が求められる場合がある。
【０００５】
本開示の一態様の絶縁チップは、半導体基板と、前記半導体基板上に設けられた素子絶縁層と、前記素子絶縁層に設けられ、前記素子絶縁層の厚さ方向と交差する第１方向において互いに離隔して配置された第１絶縁素子および第４絶縁素子、前記厚さ方向において前記第１絶縁素子と対向して配置された第２絶縁素子、ならびに前記厚さ方向において前記第４絶縁素子と対向して配置された第３絶縁素子と、を含み、前記半導体基板は、第１半導体領域と、前記第１半導体領域と前記第１方向に離隔して配置された第２半導体領域と、前記第１半導体領域と前記第２半導体領域とを絶縁する絶縁領域と、を含み、前記厚さ方向から視て、前記第１絶縁素子および前記第２絶縁素子の双方は、前記第２半導体領域から離隔するとともに、少なくとも一部が前記第１半導体領域と重なるように配置され、前記厚さ方向から視て、前記第３絶縁素子および前記第４絶縁素子の双方は、前記第１半導体領域から離隔するとともに、少なくとも一部が前記第２半導体領域と重なるように配置されている。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態の半導体装置の回路図である。
図２は、第１実施形態の半導体装置の内部構造を模式的に示す概略平面図である。
図３は、図２のＦ３－Ｆ３線で半導体装置を切断した概略断面図である。
図４は、図２の半導体装置における絶縁チップの概略平面図である。
図５は、図４の絶縁チップの第１コイルおよび第４コイルを示す概略断面図である。
図６は、絶縁チップの概略底面図である。
図７は、図４のＦ７－Ｆ７線で絶縁チップを切断した概略断面図である。
図８は、図４のＦ８－Ｆ８線で絶縁チップを切断した概略断面図である。
図９は、第１実施形態の絶縁チップの例示的な製造工程を説明するための半導体基板の概略平面図である。
図１０は、図９のＦ１０－Ｆ１０線で半導体基板を切断した概略端面図である。
図１１は、図９に示す工程に続く製造工程を示す概略平面図である。
図１２は、図１１のＦ１２－Ｆ１２線で半導体基板を切断した概略端面図である。
図１３は、図１１に示す工程に続く製造工程を示す概略平面図である。
図１４は、図１３のＦ１４－Ｆ１４線で半導体基板を切断した概略端面図である。
図１５は、図１３に示す工程に続く製造工程を示す概略平面図である。
図１６は、図１５のＦ１６－Ｆ１６線で半導体基板を切断した概略端面図である。
図１７は、図１５に示す工程に続く製造工程を示す概略平面図である。
図１８は、図１７のＦ１８－Ｆ１８線で半導体基板を切断した概略端面図である。
図１９は、図１７に示す工程に続く製造工程を示す概略平面図である。
図２０は、図１９のＦ２０－Ｆ２０線で半導体基板を切断した概略端面図である。
図２１は、図１９に示す工程に続く製造工程を示す概略平面図である。
図２２は、図２１のＦ２２－Ｆ２２線で半導体基板を切断した概略端面図である。
図２３は、図２１に示す工程に続く製造工程を示す概略平面図である。
図２４は、図２３のＦ２４－Ｆ２４線で半導体基板を切断した概略端面図である。
図２５は、図２３に示す工程に続く製造工程を示す概略平面図である。
図２６は、図２５のＦ２６－Ｆ２６線で半導体基板を切断した概略端面図である。
図２７は、第２実施形態の半導体装置の概略断面図である。
図２８は、図２７の半導体装置における絶縁チップの概略平面図である。
図２９は、図２８のＦ２９－Ｆ２９線で絶縁チップを切断した概略断面図である。
図３０は、第２実施形態の絶縁チップの例示的な製造工程を示す概略斜視図である。
図３１は、第２実施形態の絶縁チップの例示的な製造工程を示す概略断面図である。
図３２は、第３実施形態の半導体装置の回路図である。
図３３は、第３実施形態の半導体装置における絶縁チップの概略平面図である。
図３４は、図３３の絶縁チップにおける第１キャパシタの第１電極板および第２キャパシタの第２電極板を示す概略断面図である。
図３５は、図３３のＦ３５－Ｆ３５線で絶縁チップを切断した概略断面図である。
図３６は、第４実施形態の半導体装置の回路図である。
図３７は、第４実施形態の半導体装置における絶縁チップの概略平面図である。
図３８は、図３７の絶縁チップの第１コイル、第４コイル、第５コイル、および第８コイルを示す概略断面図である。
図３９は、図３７のＦ３９－Ｆ３９線で絶縁チップを切断した概略断面図である。
図４０は、図３９の第１～第４コイルおよびその周辺を拡大した概略断面図である。
図４１は、図３９の第３～第６コイルおよびその周辺を拡大した概略断面図である。
図４２は、図３９の第５～第８コイルおよびその周辺を拡大した概略断面図である。
図４３は、第５実施形態の半導体装置における絶縁チップの概略平面図である。
図４４は、図４３のＦ４４－Ｆ４４線で絶縁チップを切断した概略断面図である。
図４５は、第６実施形態の半導体装置の回路図である。
図４６は、第６実施形態の半導体装置における絶縁チップの概略平面図である。
図４７は、図４６の絶縁チップの第１キャパシタの第１電極板、第２キャパシタの第２電極板、第３キャパシタの第１電極板、および第４キャパシタの第２電極板を示す概略断面図である。
図４８は、図４６のＦ４８－Ｆ４８線で絶縁チップを切断した概略断面図である。
図４９は、第７実施形態の半導体装置における絶縁チップの概略平面図である。
図５０は、図４９の絶縁チップの第１コイル、第４コイル、第５コイル、第８コイル、第９コイル、および第１２コイルを示す概略断面図である。
図５１は、変更例の絶縁チップの概略断面図である。
図５２は、変更例の絶縁チップの概略断面図である。
図５３は、変更例の絶縁チップの概略底面図である。
図５４は、変更例の絶縁チップの概略底面図である。
図５５は、変更例の絶縁チップの概略底面図である。
図５６は、変更例の絶縁チップの概略底面図である。
図５７は、変更例の絶縁チップの概略断面図である。
図５８は、変更例の絶縁チップの概略平面図である。
図５９は、図５８の絶縁チップの第１コイル、第４コイル、第５コイル、および第８コイルを示す概略断面図である。
図６０は、変更例の絶縁チップの概略平面図である。
図６１は、図６０の絶縁チップの第１コイル、第４コイル、第５コイル、および第８コイルを示す概略断面図である。
【０００７】
［詳細な説明］
以下、添付図面を参照して本開示における絶縁チップおよび半導体装置のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は、必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図ではハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
【０００８】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【０００９】
本明細書において使用される「少なくとも１つ」という表現は、所望の選択肢の「１つ以上」を意味する。一例として、本明細書において使用される「少なくとも１つ」という表現は、選択肢の数が２つであれば「１つの選択肢のみ」または「２つの選択肢の双方」を意味する。他の例として、本明細書において使用される「少なくとも１つ」という表現は、選択肢の数が３つ以上であれば「１つの選択肢のみ」または「２つ以上の任意の選択肢の組み合わせ」を意味する。
【００１０】
本明細書において使用される「Ａの寸法（厚さ、幅、深さ）がＢの寸法（厚さ、幅、深さ）と等しい」または「Ａの寸法（厚さ、幅、深さ）とＢの寸法（厚さ、幅、深さ）とが互いに等しい」とは、Ａの寸法（厚さ、幅、深さ）とＢの寸法（厚さ、幅、深さ）との差が例えばＡの寸法（厚さ、幅、深さ）の１０％以内の関係も含む。
（【００１１】以降は省略されています）

関連特許