特許ウォッチ

公開番号2025159950
公報種別公開特許公報(A)
公開日2025-10-22
出願番号2024062842
出願日2024-04-09
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人,個人
主分類H10D 1/47 20250101AFI20251015BHJP()
要約【課題】耐圧を向上可能な半導体装置を提供する。
【解決手段】
半導体装置は、半導体基板1と絶縁層2と抵抗器とを備えている。抵抗器は、第1抵抗層(抵抗器R(1))と、第1抵抗層の一方端に電気的に接続された第1埋込電極BE(2)と、第1抵抗層に隣接して配置され、第1抵抗層の他方端に電気的に接続された第2抵抗層(抵抗器R(2))と、第2抵抗層の一方端に電気的に接続された第2埋込電極BE(N)と、平面視において第1抵抗層の長手方向に沿って延びており、第1埋込電極に電気的に接続され、第1抵抗層よりも大きな厚みを有する第1予備電極AX(11)と、上記の長手方向に沿って延びており、第2埋込電極BE(N)に電気的に接続され、第2抵抗層(抵抗器R(2))よりも大きな厚みを有し、第1予備電極AX(11)に隣接し、第1予備電極AX(11)と共にキャパシタC11を構成する第2予備電極AX(12)とを備える。
【選択図】図5
特許請求の範囲【請求項１】
半導体基板上に形成された絶縁層と、
前記絶縁層内に埋め込まれた抵抗器と、
を備え、
前記抵抗器は、
第１抵抗層と、
前記第１抵抗層の一方端に電気的に接続された第１埋込電極と、
前記第１抵抗層に隣接して配置され、前記第１抵抗層の他方端に電気的に接続された第２抵抗層と、
前記第２抵抗層の一方端に電気的に接続された第２埋込電極と、
平面視において前記第１抵抗層の長手方向に沿って延びており、前記第１埋込電極に電気的に接続され、前記第１抵抗層の厚みよりもよりも大きな厚みを有する第１予備電極と、
前記長手方向に沿って延びており、前記第２埋込電極に電気的に接続され、前記第２抵抗層よりも大きな厚みを有し、前記第１予備電極に隣接し、前記第１予備電極と共にキャパシタを構成する第２予備電極と、
を備える半導体装置。
続きを表示（約 1,700 文字）【請求項２】
前記第１予備電極の前記長手方向に沿った長さは１００μｍ以上３００μｍ以下であり、
前記第２予備電極の前記長手方向に沿った長さは１００μｍ以上３００μｍ以下であり、
前記キャパシタの容量は、１ｆＦ以上である、
請求項１に記載の半導体装置。
【請求項３】
前記第１予備電極の前記長手方向に沿った長さは１００μｍ以上３００μｍ以下であり、
前記第２予備電極の前記長手方向に沿った長さは１００μｍ以上３００μｍ以下であり、
前記キャパシタの容量は、１０ｆＦ以上である、
請求項１に記載の半導体装置。
【請求項４】
前記第１抵抗層の前記長手方向の端部から中央へ向かう方向を第１方向とし、
平面視において、
前記第１予備電極は、前記第１埋込電極の直上位置から、前記第１方向に沿って延びており、
前記第２予備電極は、前記第２埋込電極の直上位置から、前記第１方向に沿って延びている、
請求項１に記載の半導体装置。
【請求項５】
平面視において、
前記第１予備電極は、前記第１埋込電極の直上位置から、前記第１方向とは逆方向にも沿って延びており、
前記第２予備電極は、前記第２埋込電極の直上位置から、前記第１方向とは逆方向にも沿って延びている、
請求項４に記載の半導体装置。
【請求項６】
前記第１抵抗層の前記長手方向の端部から中央へ向かう方向を第１方向とし、
平面視において、
前記第１予備電極は、前記第１埋込電極の直上位置から、前記第１方向とは逆方向に沿って延びており、
前記第２予備電極は、前記第２埋込電極の直上位置から、前記第１方向とは逆方向に沿って延びている、
請求項１に記載の半導体装置。
【請求項７】
前記第１抵抗層の前記長手方向の端部から中央へ向かう方向を第１方向とし、
前記第１予備電極は、前記第１埋込電極に連続し、前記第１方向とは逆方向に沿って延びた前記第１埋込電極の第１延長部であり、
前記第２予備電極は、前記第２埋込電極に連続し、前記第１方向とは逆方向に沿って延びた前記第２埋込電極の第２延長部である、
請求項１に記載の半導体装置。
【請求項８】
前記第１抵抗層の前記第２抵抗層とは反対側に隣接して配置され、一方端が前記第１埋込電極に電気的に接続されたダミー抵抗層と、
前記第２抵抗層の前記第１抵抗層とは反対側に隣接して配置され、一方端が前記第２埋込電極に電気的に接続された第３抵抗層と、
を備える、
請求項１に記載の半導体装置。
【請求項９】
半導体基板上に形成された絶縁層と、
前記絶縁層内に埋め込まれた抵抗器と、
を備え、
前記抵抗器は、
平面視における第１ライン内において、
分離配置された複数の第１部分抵抗器と、
複数の前記第１部分抵抗器を電気的に接続し、前記第１部分抵抗器の厚みよりも大きな厚みを有し、前記第１ラインに沿って延びた第１予備電極と、
平面視における前記第１ラインに隣接する第２ライン内において、
分離配置された複数の第２部分抵抗器と、
複数の前記第２部分抵抗器を電気的に接続し、前記第２部分抵抗器の厚みよりも大きな厚みを有し、前記第２ラインに沿って延びた第２予備電極と、
を備え、
前記第１部分抵抗器は前記第２部分抵抗器に電気的に接続され、
前記第１予備電極と前記第２予備電極とはキャパシタを構成している、
半導体装置。
【請求項１０】
前記第１予備電極の長手方向に沿った長さは１００μｍ以上３００μｍ以下であり、
前記第２予備電極の長手方向に沿った長さは１００μｍ以上３００μｍ以下であり、
前記キャパシタの容量は、１ｆＦ以上である、
請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
特許文献１は、チップ内に複数の抵抗素子を含む半導体装置を開示している。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０２３／０８５０２６号
【０００４】
[概要]
本開示は、耐圧を向上させることが可能な半導体装置を提供する。
【０００５】
本開示の半導体装置は、半導体基板上に形成された絶縁層と、前記絶縁層内に埋め込まれた抵抗器と、を備え、前記抵抗器は、第１抵抗層と、前記第１抵抗層の一方端に電気的に接続された第１埋込電極と、前記第１抵抗層に隣接して配置され、前記第１抵抗層の他方端に電気的に接続された第２抵抗層と、前記第２抵抗層の一方端に電気的に接続された第２埋込電極と、平面視において前記第１抵抗層の長手方向に沿って延びており、前記第１埋込電極に電気的に接続され、前記第１抵抗層の厚みよりも大きな厚みを有する第１予備電極と、前記長手方向に沿って延びており、前記第２埋込電極に電気的に接続され、前記第２抵抗層よりも大きな厚みを有し、前記第１予備電極に隣接し、前記第１予備電極と共にキャパシタを構成する第２予備電極と、を備える。
【図面の簡単な説明】
【０００６】
図１は、高電圧検出装置を搭載した半導体パッケージの平面図である。
図２は、高電圧検出装置の回路図である。
図３は、第１例の抵抗器の回路図（図３（Ａ））及び第２例の抵抗器の回路図（図３（Ｂ））である。
図４は、高抵抗部を含む抵抗器の回路図である。
図５は、高抵抗部を含む抵抗器の平面図である。
図６は、図５に示した抵抗器のＡ－Ａ矢印に沿った縦断面構成を示す図（図６（Ａ））、Ｂ－Ｂ矢印に沿った縦断面構成を示す図（図６（Ｂ））、Ｃ－Ｃ矢印に沿った縦断面構成を示す図（図６（Ｃ））である。
図７は、高抵抗部を含む抵抗器の回路図である。
図８は、高抵抗部を含む抵抗器の平面図である。
図９は、図８に示した抵抗器のＡ－Ａ矢印に沿った縦断面構成を示す図（図９（Ａ））、Ｂ－Ｂ矢印に沿った縦断面構成を示す図（図９（Ｂ））、Ｃ－Ｃ矢印に沿った縦断面構成を示す図（図９（Ｃ））である。
図１０は、予備電極と抵抗層を含む端部構造の斜視図である。
図１１は、高抵抗部を含む抵抗器の平面図である。
図１２は、図１１に示した抵抗器のＡ－Ａ矢印に沿った縦断面構成を示す図（図１２（Ａ））、Ｂ－Ｂ矢印に沿った縦断面構成を示す図（図１２（Ｂ））、Ｃ－Ｃ矢印に沿った縦断面構成を示す図（図１２（Ｃ））である。
図１３は、高抵抗部を含む抵抗器の平面図である。
図１４は、図１３に示した抵抗器のＡ－Ａ矢印に沿った縦断面構成を示す図（図１４（Ａ））、Ｂ－Ｂ矢印に沿った縦断面構成を示す図（図１４（Ｂ））、Ｃ－Ｃ矢印に沿った縦断面構成を示す図（図１４（Ｃ））である。
図１５は、高抵抗部を含む抵抗器の平面図である。
図１６は、図１５に示した抵抗器のＡ－Ａ矢印に沿った縦断面構成を示す図（図１６（Ａ））、Ｂ－Ｂ矢印に沿った縦断面構成を示す図（図１６（Ｂ））、Ｃ－Ｃ矢印に沿った縦断面構成を示す図（図１６（Ｃ））である。
図１７は、予備電極と抵抗層を含む端部構造の斜視図である。
図１８は、高抵抗部を含む抵抗器の平面図である。
図１９は、図１８に示した抵抗器のＡ－Ａ矢印に沿った縦断面構成を示す図（図１９（Ａ））、Ｂ－Ｂ矢印に沿った縦断面構成を示す図（図１９（Ｂ））、Ｃ－Ｃ矢印に沿った縦断面構成を示す図（図１９（Ｃ））である。
図２０は、一例の抵抗チップの平面図である。
図２１は、電圧検出用の低抵抗部の平面図（図２１（Ａ）、図２１（Ｂ）、図２１（Ｃ））である。
【０００７】
［詳細な説明］
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附することとし、重複する説明は省略する。
【０００８】
図１は、高電圧検出装置を搭載した半導体パッケージ１００の平面図である。なお、同図では、上部の蓋材を除いた状態が示されている。
【０００９】
半導体パッケージ１００は、凹部Ｄ１を有するケース３０を備えている。ケース３０は、樹脂又はセラミックなどの絶縁性材料からなる。半導体パッケージ１００は、凹部Ｄ１内の第１ダイパッド１１０上に配置された抵抗チップ１０（半導体装置）と、凹部Ｄ１内の第２ダイパッド１２０上に配置された増幅器チップ２０（半導体装置）とを備えている。半導体パッケージ１００の凹部Ｄ１の開口端は、図示しない蓋材で封止され、凹部Ｄ１内は密閉空間とされている。蓋材の材料は樹脂等の絶縁材料とすることができ、凹部Ｄ１内は気体を充填してもよく、絶縁材料を充填してもよい。第１ダイパッド１１０及び第２ダイパッド１２０には、リードフレームを介して、グランド電位などの適切な電位が与えられる。また、必要に応じて、例えば、第１ダイパッド１１０の電位を高電位とすることも可能である。
【００１０】
抵抗チップ１０の出力電圧は、増幅器チップ２０に入力される。増幅器チップ２０は、検出した電圧に応じた出力電圧を出力する。
（【００１１】以降は省略されています）

関連特許