特許ウォッチ

公開番号2025152760
公報種別公開特許公報(A)
公開日2025-10-10
出願番号2024054824
出願日2024-03-28
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類H10D 89/60 20250101AFI20251002BHJP()
要約【課題】BTIによるトランジスタの特性変化を回復可能な半導体装置を提供する。
【解決手段】半導体装置11は、制御信号SCNTを受ける制御入力13と、1又は複数の信号入力15と、信号入力13及び制御入力15からの信号を受けるように構成される複数の入力及び1又は複数の出力を有するBTI回避回路19と、信号入力15にBTI回避回路19を介して接続される入力、及び少なくとも1つの出力を有する組み合わせ論理回路17と、を備え、BTI回避回路19は、少なくとも1つの排他的論理和ゲート21を含み、排他的論理和ゲート21は、制御入力13からの信号を受け、排他的論理和ゲート21は、信号入力15からの信号を受けると共に、受けた信号に応答してBTI回避回路19の出力の1つに出力信号を提供する。
【選択図】図1
特許請求の範囲【請求項１】
制御信号を受ける制御入力と、
１又は複数の信号入力と、
前記信号入力及び前記制御入力からの信号を受けるように構成される複数の入力及び１又は複数の出力を有するＢＴＩ回避回路と、
を備え、
前記ＢＴＩ回避回路は、少なくとも１つの排他的論理和ゲートを含み、
前記排他的論理和ゲートは、前記制御入力からの信号を受け、
前記排他的論理和ゲートは、前記信号入力からの信号を受けると共に、受けた前記信号に応答して前記ＢＴＩ回避回路の前記出力の１つに出力信号を提供する、
半導体装置。
続きを表示（約 1,200 文字）【請求項２】
前記信号入力に前記ＢＴＩ回避回路を介して接続される入力、及び少なくとも１つの出力を有する組み合わせ論理回路を更に備える、
請求項１に記載された半導体装置。
【請求項３】
前記組み合わせ論理回路の前記出力に接続される第１順序回路と、
前記第１順序回路の出力に接続された１又は複数の信号出力と、
を更に備える、
請求項２に記載された半導体装置。
【請求項４】
前記第１順序回路は、Ｄ型フリップフロップを含む、
請求項３に記載された半導体装置。
【請求項５】
前記信号入力に接続された１又は複数の第２順序回路を更に備え、
前記ＢＴＩ回避回路の前記入力は、前記第２順序回路の出力に接続される、
請求項１に記載された半導体装置。
【請求項６】
前記第２順序回路は、Ｄ型フリップフロップを含む、
請求項５に記載された半導体装置。
【請求項７】
前記ＢＴＩ回避回路の前記排他的論理和ゲートは、前記ＢＴＩ回避回路の前記入力の内の１つと前記ＢＴＩ回避回路の前記出力の内の１つとの間に接続される、
請求項１に記載された半導体装置。
【請求項８】
前記ＢＴＩ回避回路は、前記制御入力に接続される１又は複数の信号生成回路を含み、
前記信号生成回路の各々は、前記信号入力の何れか１つに接続され、
前記信号生成回路の各々には、前記排他的論理和ゲートが設けられる、
請求項１に記載された半導体装置。
【請求項９】
前記信号生成回路の内の第１信号生成回路は、前記信号入力の内の第１信号入力に接続され、
前記信号生成回路の少なくとも１つは、セレクタ回路及び複数のゲート回路を含み、
前記ゲート回路の内の第１ゲート回路には、前記排他的論理和ゲートが設けられ、
前記ゲート回路の内の第２ゲート回路は、前記制御信号のアクティブ値の受信に応答して論理値「１」及び論理値「０」の何れか一方を生成し、
前記セレクタ回路は、少なくとも第１信号入力及び第２信号入力を有し、前記セレクタ回路の前記第１信号入力及び前記第２信号入力は、それぞれ、前記第１ゲート回路の出力及び前記第２ゲート回路の出力に接続される、
請求項８に記載された半導体装置。
【請求項１０】
前記ゲート回路の内の第３ゲート回路は、前記制御信号の前記アクティブ値の受信に応答して前記論理値「１」及び前記論理値「０」の何れか他方を生成し、
前記セレクタ回路は、前記第１信号入力及び前記第２信号入力に加えて、少なくとも第３信号入力を有し、
前記セレクタ回路の前記第３信号入力は、前記第３ゲート回路の出力に接続される、
請求項９に記載された半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
特許文献１は、簡単な構成によりＮＢＴＩ（ＮｅｇａｔｉｖｅＢｉａｓＴｅｍｐｅｒａｔｕｒｅＩｎｓｔａｂｉｌｉｔｙ）対策機能を備え、高信頼性を実現した半導体集積回路装置と半導体システムを提供することを開示する。
【先行技術文献】
【特許文献】
【０００３】
特開２００６－５４４９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置は、多数のトランジスタを集積する。具体的には、半導体装置は、ＭＯＳ型電界効果トランジスタといった絶縁ゲート型電界効果トランジスタを含む集積回路を含み、この集積回路は、広く用いられる。ＢＴＩ（ＢｉａｓＴｅｍｐｅｒａｔｕｒｅＩｎｓｔａｂｉｌｉｔｙ）によるトランジスタの特性変化は、トランジスタの閾値ＶＴの増加及びドレイン電流ＩＤの減少として現れる。このようなトランジスタ特性の劣化は、例えばトランジスタの動作スピードを低下させる。
【０００５】
また、特性変化のトランジスタに特定のバイアスを加えると、ＢＴＩによるトランジスタの特性変化が回復する。
【０００６】
市場に提供された半導体装置は、その動作環境の下において使用される。従って、半導体装置においてＢＴＩによるトランジスタの特性変化を低減させる動作モード、具体的には、変化した特性を回復させるバイアスを加える新たなモードは、実装したとしても、高い頻度で又は定期的に使用されにくい可能性がある。
【０００７】
求められていることは、ＢＴＩによるトランジスタの特性変化を回復させることであり、これは、市場に提供された半導体装置に適用可能であることがよい。
【０００８】
本開示は、ＢＴＩによるトランジスタの特性変化を回復可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本開示の第１態様に係る半導体装置は、制御信号を受ける制御入力と、１又は複数の信号入力と、前記信号入力及び前記制御入力からの信号を受けるように構成される複数の入力及び１又は複数の出力を有するＢＴＩ回避回路と、を備え、前記ＢＴＩ回避回路は、少なくとも１つの排他的論理和ゲートを含み、前記排他的論理和ゲートは、前記制御入力からの信号を受け、前記排他的論理和ゲートは、前記信号入力からの信号を受けると共に、受けた前記信号に応答して前記ＢＴＩ回避回路の前記出力の１つに出力信号を提供する。
【発明の効果】
【００１０】
上記態様によれば、ＢＴＩによるトランジスタの特性変化を回復可能な半導体装置を提供することができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許