特許ウォッチ

公開番号2025154853
公報種別公開特許公報(A)
公開日2025-10-10
出願番号2024058086
出願日2024-03-29
発明の名称検証装置及び検証方法
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類G01R 31/28 20060101AFI20251002BHJP(測定;試験)
要約【課題】第1のチップと第2のチップとを備えた半導体装置について、第2のチップを用いずとも第1のチップに設けられた機能部に関する検証を行うことができる検証装置及び検証方法を提供する。
【解決手段】プロセッサ、及び前記プロセッサにより制御される少なくとも1つの第1の機能部が設けられた第1のチップと、前記プロセッサにより制御される少なくとも1つの第2の機能部が設けられた第2のチップとを備えた半導体装置の検証に用いられる検証装置であって、前記第1のチップに電気的に接続される接続部と、前記第1の機能部と同一の種類であり、前記プロセッサにより制御される少なくとも1つの第3の機能部と、前記第3の機能部から出力された検証結果データを外部に出力する第1の出力端子と、を備えた検証装置。
【選択図】図2
特許請求の範囲【請求項１】
プロセッサ、及び前記プロセッサにより制御される少なくとも１つの第１の機能部が設けられた第１のチップと、前記プロセッサにより制御される少なくとも１つの第２の機能部が設けられた第２のチップとを備えた半導体装置の検証に用いられる検証装置であって、
前記第１のチップに電気的に接続される接続部と、
前記第１の機能部と同一の種類であり、前記プロセッサにより制御される少なくとも１つの第３の機能部と、
前記第３の機能部から出力された検証結果データを外部に出力する第１の出力端子と、
を備えた検証装置。
続きを表示（約 770 文字）【請求項２】
前記第１のチップに設けることが可能であり、かつ前記プロセッサにより制御される第４の機能部と、
前記第４の機能部から出力された検証結果データを外部に出力する第２の出力端子と、
をさらに備えた
請求項１に記載の検証装置。
【請求項３】
前記第２の機能部と同一の種類であり、前記プロセッサにより制御される少なくとも１つの第５の機能部と、
前記第５の機能部から出力された検証結果データを外部に出力する第３の出力端子と、
をさらに備えた請求項１に記載の検証装置。
【請求項４】
前記第２のチップに設けることが可能であり、かつ前記プロセッサにより制御される第６の機能部と、
前記第６の機能部から出力された検証結果データを外部に出力する第４の出力端子と、
をさらに備えた
請求項３に記載の検証装置。
【請求項５】
プロセッサ、及び前記プロセッサにより制御される少なくとも１つの第１の機能部が設けられた第１のチップと、前記プロセッサにより制御される少なくとも１つの第２の機能部が設けられた第２のチップとを備えた半導体装置を、前記第１のチップに電気的に接続される接続部と、前記第１の機能部と同一の種類であり、前記プロセッサにより制御される少なくとも１つの第３の機能部と、前記第３の機能部から出力された検証結果データを外部に出力する出力端子と、を備えた検証装置により検証する検証方法であって、
前記プロセッサにより前記第１の機能部に代わり、前記第１の機能部と同一の種類である前記第３の機能部を動作させ、
前記第３の機能部から出力された検証結果データを、前記出力端子を介して外部に出力させる
検証方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は、検証装置及び検証方法に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
複数のチップを備えた半導体装置に関して、各種のテストや検証が行われている。例えば、特許文献１には、第１部品基層と、第２部品基層とが積層された３次元集積回路の製造方法において、各機能に搭載される部品や回路の機能能力を識別するための機能テストを行う技術が記載されている。
【先行技術文献】
【特許文献】
【０００３】
特開平８－２１３５４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数のチップを電気的に接続した状態にして、各チップに設けられた機能部について検証を行う従来の技術では、各チップが製造されるまで、各機能部の検証を行うのは困難であった。例えば、第１のチップと第２のチップとを備えた半導体装置について、第２のチップを用いずに第１のチップに設けられた機能部に関する検証を行えない場合があった。
【０００５】
本開示は、第１のチップと第２のチップとを備えた半導体装置について、第２のチップを用いずとも第１のチップに設けられた機能部に関する検証を行うことができる検証装置及び検証方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本開示の検証装置は、プロセッサ、及び前記プロセッサにより制御される少なくとも１つの第１の機能部が設けられた第１のチップと、前記プロセッサにより制御される少なくとも１つの第２の機能部が設けられた第２のチップとを備えた半導体装置の検証に用いられる検証装置であって、前記第１のチップに電気的に接続される接続部と、前記第１の機能部と同一の種類であり、前記プロセッサにより制御される少なくとも１つの第３の機能部と、前記第３の機能部から出力された検証結果データを外部に出力する第１の出力端子と、を備える。
【０００７】
上記目的を達成するために、本開示の検証方法は、プロセッサ、及び前記プロセッサにより制御される少なくとも１つの第１の機能部が設けられた第１のチップと、前記プロセッサにより制御される少なくとも１つの第２の機能部が設けられた第２のチップとを備えた半導体装置を、前記第１のチップに電気的に接続される接続部と、前記第１の機能部と同一の種類であり、前記プロセッサにより制御される少なくとも１つの第３の機能部と、前記第３の機能部から出力された検証結果データを外部に出力する出力端子と、を備えた検証装置により検証する検証方法であって、前記プロセッサにより前記第１の機能部に代わり、前記第１の機能部と同一の種類である前記第３の機能部を動作させ、前記第３の機能部から出力された検証結果データを、前記出力端子を介して外部に出力させる。
【発明の効果】
【０００８】
本開示によれば、第１のチップと第２のチップとを備えた半導体装置について、第２のチップを用いずとも第１のチップに設けられた機能部に関する検証を行うことができる。
【図面の簡単な説明】
【０００９】
第１実施形態の半導体装置の構成の一例を示す回路図である。
第１実施形態の検査用ダイの構成の一例を示す回路図である。
第２実施形態の検査用ダイの構成の一例を表す回路図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本開示の実施形態を詳細に説明する。なお、以下の実施形態は、本開示の技術を限定するものではない。
（【００１１】以降は省略されています）

関連特許