特許ウォッチ

公開番号2025148621
公報種別公開特許公報(A)
公開日2025-10-08
出願番号2022108205
出願日2022-07-05
発明の名称半導体装置および半導体装置ユニット
出願人ローム株式会社
代理人個人,個人
主分類H01L 25/07 20060101AFI20251001BHJP(基本的電気素子)
要約【課題】放熱性を改善するとともに、様々な電流容量に対応させるのに適した半導体装置を提供する。
【解決手段】2つのみのスイッチング素子10と、2つのみのスイッチング素子10を覆う封止樹脂7と、を備え、2つのみのスイッチング素子10は、一方が第1スイッチング素子10A、他方が第2スイッチング素子10Bであり、第1スイッチング素子10Aおよび第2スイッチング素子10Bの各々は、SiCを構成材料として含み、第1スイッチング素子10Aと第2スイッチング素子10Bとは、第1スイッチング素子10Aを上アーム、第2スイッチング素子10Bを下アームとして、直列に接続されている。
【選択図】図7
特許請求の範囲【請求項１】
２つのみのスイッチング素子と、前記２つのみのスイッチング素子を覆う封止樹脂と、を備え、
前記２つのみのスイッチング素子は、一方が第１スイッチング素子、他方が第２スイッチング素子であり、
前記第１スイッチング素子および前記第２スイッチング素子の各々は、ＳｉＣを構成材料として含み、
前記第１スイッチング素子と前記第２スイッチング素子とは、前記第１スイッチング素子を上アーム、前記第２スイッチング素子を下アームとして、直列に接続されている、半導体装置。
続きを表示（約 1,400 文字）【請求項２】
主電流が流れる複数の主端子をさらに備え、
前記複数の主端子は、前記封止樹脂に対して第１方向の一方側に位置する第１主端子を含む、請求項１に記載の半導体装置。
【請求項３】
前記第１方向に対して直交する第２方向の一方側に配置された第１結合形状と、
前記第２方向の他方側に配置された第２結合形状と、をさらに備え、
前記第１結合形状と前記第２結合形状とは、組み合わせることが可能である、請求項２に記載の半導体装置。
【請求項４】
前記封止樹脂は、前記第１方向および前記第２方向の双方に直交する厚さ方向の一方側を向く樹脂主面と、前記第１方向の一方側および他方側を向く第１樹脂側面および第２樹脂側面と、前記第２方向の一方側および他方側を向く第３樹脂側面および第４樹脂側面と、を有する、請求項３に記載の半導体装置。
【請求項５】
前記複数の主端子は、前記封止樹脂に対して前記第１方向の他方側に位置する第２主端子と、前記封止樹脂に対して前記第１方向の一方側に位置する第３主端子と、を含む、請求項４に記載の半導体装置。
【請求項６】
前記第１スイッチング素子および前記第２スイッチング素子を制御するための複数の制御端子をさらに備え、
前記封止樹脂は、前記第３樹脂側面から前記第２方向の他方側に凹む少なくとも１つの側面凹部を有し、
前記複数の制御端子は、前記第４樹脂側面から突出し、且つ前記第２方向に見て前記少なくとも１つの側面凹部と重なり、
前記少なくとも１つの側面凹部は、前記第１結合形状に含まれ、
前記複数の制御端子は、前記第２結合形状に含まれる、請求項４に記載の半導体装置。
【請求項７】
前記複数の主端子は、前記第４樹脂側面から突出する第２主端子を含み、
前記第２主端子は、前記第２方向に見て前記少なくとも１つの側面凹部と重なり、
前記第２主端子は、前記第２結合形状に含まれる、請求項６に記載の半導体装置。
【請求項８】
前記第３樹脂側面には、第１係合部が設けられ、且つ前記第４樹脂側面には、第２係合部が設けられており、
前記第１係合部と前記第２係合部とは、互いに係合可能であり、
前記第１係合部は、前記第１結合形状に含まれ、
前記第２係合部は、前記第２結合形状に含まれる、請求項４に記載の半導体装置。
【請求項９】
前記封止樹脂は、前記第３樹脂側面に設けられた第１位置合わせ部と、前記第４樹脂側面に設けられた第２位置合わせ部と、を有し、
前記第１位置合わせ部は、前記第１結合形状に含まれ、
前記第２位置合わせ部は、前記第２結合形状に含まれ、
前記第１位置合わせ部と前記第２位置合わせ部が位置合わせされたときに、前記第１係合部と前記第２係合部とが互いに係合する、請求項８に記載の半導体装置。
【請求項１０】
前記第１スイッチング素子および前記第２スイッチング素子を制御するための複数の制御端子をさらに備え、
前記複数の制御端子は、前記樹脂主面から突出する、請求項８に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置および半導体装置ユニットに関する。
続きを表示（約 2,800 文字）【背景技術】
【０００２】
従来、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの電力用スイッチング素子を備える半導体装置が知られている。このような半導体装置は、産業機器から家電や情報端末、自動車用機器まであらゆる電子機器に搭載される。特許文献１には、従来の半導体装置が開示されている。特許文献１に記載の半導体装置は、複数の半導体素子（１０）、およびこれら半導体素子を覆う封止樹脂（７０）を備えている。複数の半導体素子（１０）の各々は、ＳｉＣを構成材料とするスイッチング素子である。複数の半導体素子（１０）は、複数の半導体素子１０Ａ（第１スイッチング素子）および複数の半導体素子１０Ｂ（第２スイッチング素子）を含んでいる。上記従来の半導体装置において、複数の半導体素子１０Ａは上アーム回路を構成し、複数の半導体素子１０Ｂは下アーム回路を構成する。上アーム回路において、複数の半導体素子１０Ａは互いに並列に接続され、下アーム回路において、複数の半導体素子１０Ｂは互いに並列に接続される。複数の半導体素子１０Ａと複数の半導体素子１０Ｂとは、直列に接続されている。ＳｉＣを構成材料とする半導体素子は大面積化が困難であるため、特許文献１に記載された半導体装置のように、当該半導体装置に要求される電流容量に応じて、複数ずつの半導体素子１０Ａ，１０Ｂがそれぞれ並列して内蔵される。
【０００３】
しかしながら、上記従来の半導体装置の構成によれば、並列された複数ずつの半導体素子１０Ａ，１０Ｂそれぞれにおいて熱干渉が生じるおそれがあり、放熱性の低下が懸念される。また、半導体装置において要求される電流容量に応じて、内蔵する半導体素子１０Ａ，１０Ｂの数量を変える必要がある。これに対応するには、半導体装置の製品種類を増やす必要があり、製造コストの上昇を招くことになる。
【先行技術文献】
【特許文献】
【０００４】
国際公開第２０２０／１０５４７６号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本開示は、上記した事情のもとで考え出されたものであって、放熱性を改善するとともに、様々な電流容量に対応させるのに適した半導体装置を提供することを主たる課題とする。
【課題を解決するための手段】
【０００６】
本開示の第１の側面によって提供される半導体装置は、２つのみのスイッチング素子と、前記２つのみのスイッチング素子を覆う封止樹脂と、を備え、前記２つのみのスイッチング素子は、一方が第１スイッチング素子、他方が第２スイッチング素子であり、前記第１スイッチング素子および前記第２スイッチング素子の各々は、ＳｉＣを構成材料として含み、前記第１スイッチング素子と前記第２スイッチング素子とは、前記第１スイッチング素子を上アーム、前記第２スイッチング素子を下アームとして、直列に接続されている。
【０００７】
本開示の第２の側面によって提供される半導体装置ユニットは、本開示の第１の側面に係る複数の半導体装置を備え、前記複数の半導体装置が互いに組み合わされている。
【発明の効果】
【０００８】
本開示の半導体装置によれば、放熱性を改善するとともに、様々な電流容量に対応可能である。
【０００９】
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００１０】
図１は、本開示の第１実施形態に係る半導体装置を示す斜視図である。
図２は、本開示の第１実施形態に係る半導体装置を示し、背面側から見た斜視図である。
図３は、本開示の第１実施形態に係る半導体装置を示す平面図であり、封止樹脂を想像線で示した図である。
図４は、図３の平面図において、第３導通部材を省略した図である。
図５は、本開示の第１実施形態に係る半導体装置を示す正面図であり、封止樹脂を想像線で示した図である。
図６は、図３のＶＩ－ＶＩ線に沿う断面図である。
図７は、本開示の第１実施形態に係る半導体装置の回路構成を示す図である。
図８は、本開示の第１実施形態に係る半導体装置を複数備えた半導体装置ユニットを示す斜視図である。
図９は、第１実施形態の第１変形例に係る半導体装置を示す斜視図である。
図１０は、第１実施形態の第１変形例に係る半導体装置を示す正面図であり、封止樹脂を想像線で示した図である。
図１１は、第１実施形態の第２変形例に係る半導体装置を示す斜視図である。
図１２は、第１実施形態の第２変形例に係る半導体装置を示す正面図であり、封止樹脂を想像線で示した図である。
図１３は、第１実施形態の第３変形例に係る半導体装置を示す斜視図である。
図１４は、第１実施形態の第３変形例に係る半導体装置を示す正面図であり、封止樹脂を想像線で示した図である。
図１５は、第１実施形態の第３変形例に係る半導体装置を複数備えた半導体装置ユニットを示す斜視図である。
図１６は、本開示の第２実施形態に係る半導体装置を示す斜視図である。
図１７は、本開示の第２実施形態に係る半導体装置を示す右側面図である。
図１８は、本開示の第２実施形態に係る半導体装置を複数備えた半導体装置ユニットを示す斜視図である。
図１９は、本開示の第３実施形態に係る半導体装置を示す斜視図である。
図２０は、本開示の第３実施形態に係る半導体装置を複数備えた半導体装置ユニットを示す斜視図である。
図２１は、本開示の第４実施形態に係る半導体装置を示す斜視図である。
図２２は、本開示の第４実施形態に係る半導体装置を複数備えた半導体装置ユニットの一例を示す斜視図である。
図２３は、本開示の第４実施形態に係る半導体装置を複数備えた半導体装置ユニットの他の例を示す斜視図である。
図２４は、本開示の第５実施形態に係る半導体装置を示す斜視図である。
図２５は、本開示の第５実施形態に係る半導体装置を示し、背面側から見た斜視図である。
図２６は、第５実施形態の変形例に係る半導体装置を示す斜視図である。
図２７は、第５実施形態の変形例に係る半導体装置を示し、背面側から見た斜視図である。
図２８は、本開示に係る半導体装置の他の構成例を示す回路構成図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許