特許ウォッチ

公開番号2025146165
公報種別公開特許公報(A)
公開日2025-10-03
出願番号2024046802
出願日2024-03-22
発明の名称判定回路、半導体装置
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類H03M 1/12 20060101AFI20250926BHJP(基本電子回路)
要約【課題】マイクロコンピュータのソフトウエアによって実行される処理を分岐判定の処理及び判定後の処理に切り分けて、分岐判定の処理の少なくとも一部分を実行するハードウエアを備える判定回路を提供する。
【解決手段】判定回路13は、アナログ信号SANAを受ける入力及び出力を有する入力回路17と、入力回路17の出力からの入力信号から変換値SDIGを生成するアナログディジタル変換回路13、変換値SDIGにディジタル演算を行って演算結果を生成する演算回路25、並びに演算結果及び変換値の少なくとも一方を中央処理装置に提供するように構成される出力、を含む処理回路19と、演算結果を閾値と比較して比較結果を生成すると共に、比較結果が割込条件を満たすことを示すことに応答して割込信号SINTを生成するように構成される比較回路21を備え、アナログディジタル変換回路23は、少なくとも1つのアナログディジタル変換器を含む。
【選択図】図1
特許請求の範囲【請求項１】
１又は複数のアナログ信号を受けるように構成される入力及び出力を有する入力回路と、
前記入力回路の前記出力からの１又は複数の入力信号を受けると共に受けた前記入力信号からそれぞれの変換値を生成するように構成されたアナログディジタル変換回路、前記変換値にディジタル演算を行って演算結果を生成するように構成される演算器を含む演算回路、並びに前記演算結果及び前記変換値の少なくとも一方を中央処理装置に提供するように構成される出力、を含む処理回路と、
前記演算結果を閾値と比較して比較結果を生成すると共に、前記比較結果が割込条件を満たすことを示すことに応答して割込信号を生成する、ように構成される比較回路と、
を備え、
前記アナログディジタル変換回路は、少なくとも１つのアナログディジタル変換器を含む、
判定回路。
続きを表示（約 2,300 文字）【請求項２】
前記入力回路の前記入力は、更に、選択信号を受けるように構成され、
前記入力回路は、前記選択信号に応じて前記アナログ信号から選択された対象信号を前記入力回路の前記出力に提供するように構成されるセレクタ回路を含み、
前記入力回路は、前記アナログ信号を１又は複数の時刻において取り込むと共に前記入力信号を提供し、
前記アナログディジタル変換器は、前記時刻において取り込まれた前記入力信号の前記変換値を生成するように構成される、
請求項１に記載された判定回路。
【請求項３】
前記演算回路は、平均化回路及び減算回路の少なくとも一方を前記演算器として含む、
請求項２に記載された判定回路。
【請求項４】
前記演算回路には、前記平均化回路が前記演算器として提供され、
前記平均化回路は、前記演算器において、前記変換値のうち直近の前記変換値及び予め決められた数の過去時刻における前記変換値の平均化を前記ディジタル演算として行う、
請求項３に記載された判定回路。
【請求項５】
前記演算回路の前記平均化回路は、前記アナログディジタル変換器からの前記変換値を受けるように構成される１又は複数の第１入力、前記演算結果を示す平均化信号を提供するように構成される第１出力、及び前記ディジタル演算を適用せずに前記アナログディジタル変換器からの前記変換値を提供するように構成される複数の第２出力を有し、
前記処理回路は、データレジスタ回路を含み、
前記データレジスタ回路は、前記平均化回路の前記第２出力からの複数の信号及び第２選択信号を受けるように構成される複数の入力、並びに複数の出力を有し、
前記データレジスタ回路は、前記平均化回路の前記第２出力からの前記変換値を格納する複数のレジスタを含み、
前記データレジスタ回路は、前記第２選択信号に応じて、前記平均化回路の前記第２出力からの前記変換値の少なくとも１つを出力するように構成される、
請求項３に記載された判定回路。
【請求項６】
前記平均化回路は、前記変換値のうち予め決められた数の過去時刻及び直近における前記変換値の相加平均の値を生成し、
前記平均化回路は、平均化演算のために前記変換値を格納するシフトレジスタと、
前記シフトレジスタのそれぞれの出力に接続された加算器と、
前記加算器の出力に接続されると共に前記相加平均に係る前記変換値の数による除算を行う除算器と
を含む、
請求項３に記載された判定回路。
【請求項７】
前記演算回路には、前記減算回路が前記演算器として提供され、
前記減算回路は、前記演算器において、前記演算結果を示す減算信号を提供するように構成される第１出力、及び前記ディジタル演算の適用せずに前記アナログディジタル変換器からの前記変換値を提供するように構成される複数の第２出力を有する、
請求項３に記載された判定回路。
【請求項８】
前記処理回路は、複数のデータレジスタ回路を含み、
前記データレジスタ回路は、前記アナログディジタル変換器の出力からの信号及び第３選択信号を受けるように構成される複数の入力、及び複数の出力を有し、
前記データレジスタ回路は、前記アナログディジタル変換器の前記出力からの前記信号を格納値として格納するように構成され、
前記データレジスタ回路は、前記第３選択信号に応じて前記格納値のうちの少なくとも２つの前記格納値を前記減算回路に提供するように構成される、
請求項３に記載された判定回路。
【請求項９】
前記アナログディジタル変換器は、前記入力回路からの前記入力信号のうちの第１対象信号のアナログディジタル変換を第１変換サイクルにおいて行うと共に、前記入力回路からの前記入力信号のうちの前記第１対象信号と異なる第２対象信号のアナログディジタル変換を前記第１変換サイクルと異なる第２変換サイクルにおいて行い、
前記減算回路は、前記第１対象信号からの第１変換値と前記第２対象信号からの第２変換値との減算を前記ディジタル演算として行って減算信号を生成するように構成される、
請求項３に記載された判定回路。
【請求項１０】
前記入力回路は、前記入力からの前記アナログ信号を保持するように構成されるサンプルホールド回路を含み、
前記サンプルホールド回路は、ある時刻において、前記入力回路の前記入力からの信号のうちの第１対象信号のサンプルホールドを行うと共に、前記入力回路の前記入力からの前記信号のうちの前記第１対象信号と異なる第２対象信号のサンプルホールドを行い、
前記セレクタ回路は、前記アナログディジタル変換器に、前記第１対象信号の第１サンプルホールド値及び前記第２対象信号の第２サンプルホールド値を順に提供し、
前記アナログディジタル変換器は、前記第１サンプルホールド値のアナログディジタル変換を第１変換サイクルにおいて行って第１変換値を生成すると共に、前記第２サンプルホールド値のアナログディジタル変換を前記第１変換サイクルと異なる第２変換サイクルにおいて行って第２変換値を生成し、
前記減算回路は、前記第１変換値と前記第２変換値との減算を前記ディジタル演算として行う、
請求項３に記載された判定回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、判定回路、及び半導体装置に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
特許文献１は、入力アナログ信号のノイズの影響による誤判定を回避することを開示する。
【先行技術文献】
【特許文献】
【０００３】
特開２００１－１４８６３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
マイクロコンピュータを内蔵する半導体装置において、マイクロコンピュータは、半導体装置に搭載される内部回路を制御するだけでなく、半導体装置に接続される外部機器の制御も行う。具体的には、半導体装置は、外部機器からの信号の変化に応じて分岐するいくつかの処理を行うことが求められる。これ故に、マイクロコンピュータのソフトウエアによる処理は、分岐判定の処理と判定後の処理とを含む。特に、分岐判定の処理は、判定後の処理の有無に関係なく、繰り返し行われる。
【０００５】
判定後の処理を行うマイクロコンピュータは、マイクロコンピュータの演算ユニットを使用できる。これに従って、判定後の処理をハードウエアとして半導体装置に新たに設けることは、良い方策とならない。
【０００６】
これに対して、分岐判定の処理の繰り返し実行をハードウエアが実行することは、マイクロコンピュータのソフトウエア処理の負担を軽くする。
【０００７】
求められていることは、マイクロコンピュータのソフトウエアにおける処理の切り分けである。
【０００８】
また、外部機器からの信号は、多くの場合、時系列のアナログ信号である。これ故に、これらのアナログ信号は、半導体装置に内蔵されるＡ／Ｄ変換器によってディジタル信号に変換されて、マイクロコンピュータのソフトウエアによって処理されるまでレジスタに格納されている。この待ち時間は、ソフトウエア処理における繁忙の程度に依存する。マイクロコンピュータは、潜在的に存在する待ち時間を利用して、分岐判定の処理をハードウエアによって実行することができる。このハードウエアは、分岐判定の処理結果が判定後の処理を求めることを、マイクロコンピュータに伝える。
【０００９】
本開示は、マイクロコンピュータによって実行される処理を分岐判定の処理及び判定後の処理に切り分けると共に、分岐判定の処理の少なくとも一部分を実行するハードウエアを備える判定回路及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本開示の第１態様に係る判定回路は、１又は複数のアナログ信号を受けるように構成される入力及び出力を有する入力回路と、前記入力回路の前記出力からの１又は複数の入力信号を受けると共に受けた前記入力信号からそれぞれの変換値を生成するように構成されたアナログディジタル変換回路、前記変換値にディジタル演算を行って演算結果を生成するように構成される演算器を含む演算回路、並びに前記演算結果及び前記変換値の少なくとも一方を中央処理装置に提供するように構成される出力、を含む処理回路と、前記演算結果を閾値と比較して比較結果を生成すると共に、前記比較結果が割込条件を満たすことを示すことに応答して割込信号を生成する、ように構成される比較回路と、を備え、前記アナログディジタル変換回路は、少なくとも１つのアナログディジタル変換器を含む。
（【００１１】以降は省略されています）

関連特許