特許ウォッチ

公開番号2025141032
公報種別公開特許公報(A)
公開日2025-09-29
出願番号2024040754
出願日2024-03-15
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H01L 23/50 20060101AFI20250919BHJP(基本的電気素子)
要約【課題】配線基板への実装時における実装信頼性を向上できる半導体装置を提供する。
【解決手段】半導体装置A10において、厚さ方向zを向き、かつ、電極33が配置された素子主面305を有する半導体素子3と、厚さ方向zの第1側z1を向く樹脂頂面41を有し、かつ、半導体素子3を覆う封止樹脂4とを備えた。素子主面305および樹脂頂面41は矩形状である。厚さ方向zに視て、素子主面305の辺305aは、樹脂頂面41の辺41aに対して傾斜している。
【選択図】図2
特許請求の範囲【請求項１】
厚さ方向を向き、かつ、電極が配置された素子主面を有する半導体素子と、
前記厚さ方向の第１側を向く樹脂頂面を有し、かつ、前記半導体素子を覆う封止樹脂と、
を備え、
前記素子主面および前記樹脂頂面は矩形状であり、
前記厚さ方向に視て、前記素子主面の第１辺は、前記樹脂頂面の第２辺に対して傾斜している、
半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記厚さ方向に視て、前記第１辺の前記第２辺に対する傾斜角度は、０°より大きく４５°以下である、
請求項１に記載の半導体装置。
【請求項３】
前記傾斜角度は、５°以上４５°以下である、
請求項２に記載の半導体装置。
【請求項４】
前記傾斜角度は、４５°である、
請求項３に記載の半導体装置。
【請求項５】
前記樹脂頂面は、４個の角部のうち前記第１辺に最も近接する第１角部を備え、
前記厚さ方向に視て、前記第１辺と前記第１角部との距離は、前記樹脂頂面の対角線の長さの２５％以上である
請求項１に記載の半導体装置。
【請求項６】
前記半導体素子に導通する導電部材をさらに備え、
前記半導体素子は、前記素子主面が前記厚さ方向の第２側を向き、
前記電極は、前記導電部材に導通接合されている、
請求項１に記載の半導体装置。
【請求項７】
前記半導体素子に導通する導電部材と、
前記半導体素子と前記導電部材とを導通接続する接続部材と、
をさらに備え、
前記半導体素子は、前記素子主面が前記厚さ方向の第１側を向き、
前記接続部材は、前記電極と前記導電部材とに導通接合されている、
請求項１に記載の半導体装置。
【請求項８】
前記導電部材は、それぞれが前記厚さ方向の第１側を向くリード主面および前記厚さ方向の第２側を向くリード裏面を有する複数のリードを含んでいる、
請求項６または７に記載の半導体装置。
【請求項９】
前記封止樹脂は、前記厚さ方向の第２側を向く樹脂底面を備え、
前記複数のリードの前記リード裏面はいずれも、前記樹脂底面から露出している、
請求項８に記載の半導体装置。
【請求項１０】
前記複数のリードは、複数の第１リードおよび複数の第２リードを含み、
前記複数の第１リードは、それぞれの前記リード裏面が前記第２辺に平行な第１方向に沿って並び、
前記複数の第２リードは、それぞれの前記リード裏面が、前記厚さ方向および前記第１方向に直交する第２方向において、前記複数の第１リードの前記リード裏面から離間して、前記第１方向に沿って並んでいる、
請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
半導体素子を備えた半導体装置は、様々な構成が提案されている。特許文献１には、パッケージ形式がＱＦＮ（Quad Flat Non-Lead Package）である電子装置の一例が開示されている。同文献に開示された電子装置は、複数のリード、電子部品および樹脂部材を備えている。電子部品は、複数のリードに支持されている。樹脂部材は、各リードの一部および電子部品を覆っている。樹脂部材および電子部品は、平面視において矩形状とされている。当該電子装置においては、複数のリードの端面が、樹脂部材の側面と面一となるように露出している。あわせて、複数のリードの裏面が、樹脂部材の裏面と面一となるように露出している。このため、当該電子装置は、樹脂部材の側面からリードが突出するＱＦＰ（Quad Flat Package）と比較して、小型化を図ることが可能であり、配線基板に対する実装面積を縮小することができるという利点がある。一方、当該電子装置は、ＱＦＰと比較して、実装信頼性が低い。
【０００３】
半導体装置（特許文献では電子装置）が配線基板にはんだなどで実装された場合、各角部に配置されているリードは、裏面に接合されるはんだに、線膨張係数差の応力が集中するので、他のリードと比較して、より実装信頼性が低い。また、平面視における、半導体装置の面積に対する半導体素子の面積の割合であるチップ占有率が大きいほど、実装信頼性が低くなる。これは、チップ占有率が大きいほど、半導体装置の角部と半導体素子との距離が短くなるからである。
【先行技術文献】
【特許文献】
【０００４】
特開２０２３－４２９１０号公報
【０００５】
［概要］
本開示は、上記した事情のもとで考え出されたものであって、配線基板への実装時における実装信頼性を向上できる半導体装置を提供することを主たる課題とする。
【０００６】
本開示の第１の側面によって提供される半導体装置は、厚さ方向を向き、かつ、電極が配置された素子主面を有する半導体素子と、前記厚さ方向の第１側を向く樹脂頂面を有し、かつ、前記半導体素子を覆う封止樹脂と、を備え、前記素子主面および前記樹脂頂面は矩形状であり、前記厚さ方向に視て、前記素子主面の第１辺は、前記樹脂頂面の第２辺に対して傾斜している。
【０００７】
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【０００８】
図１は、本開示の第１実施形態に係る半導体装置を示す斜視図である。
図２は、本開示の第１実施形態に係る半導体装置を示す平面図である。
図３は、本開示の第１実施形態に係る半導体装置を示す平面図（封止樹脂を透過）である。
図４は、本開示の第１実施形態に係る半導体装置を示す底面図である。
図５は、本開示の第１実施形態に係る半導体装置を示す正面図である。
図６は、本開示の第１実施形態に係る半導体装置を示す背面図である。
図７は、本開示の第１実施形態に係る半導体装置を示す右側面図である。
図８は、本開示の第１実施形態に係る半導体装置を示す左側面図である。
図９は、図３のＩＸ－ＩＸ線に沿う断面図である。
図１０は、図３のＸ－Ｘ線に沿う断面図である。
図１１は、図３のＸＩ－ＸＩ線に沿う断面図である。
図１２は、図３のＸＩＩ－ＸＩＩ線に沿う断面図である。
図１３は、図３のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。
図１４は、第１実施形態の第１変形例に係る半導体装置を示す平面図である。
図１５は、本開示の第２実施形態に係る半導体装置を示す平面図（封止樹脂を透過）である。
図１６は、図１５のＸＶＩ－ＸＶＩ線に沿う断面図である。
図１７は、第２実施形態の第１変形例に係る半導体装置を示す平面図（封止樹脂を透過）である。
図１８は、第２実施形態の第２変形例に係る半導体装置を示す平面図（封止樹脂を透過）である。
図１９は、本開示の第３実施形態に係る半導体装置を示す平面図（封止樹脂を透過）である。
図２０は、本開示の第４実施形態に係る半導体装置を示す平面図である。
図２１は、図２０のＸＸＩ－ＸＸＩ線に沿う断面図である。
【０００９】
［詳細な説明］
本開示の詳細について、添付図面に基づき説明する。
【００１０】
本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
（【００１１】以降は省略されています）

関連特許