特許ウォッチ

公開番号2025150971
公報種別公開特許公報(A)
公開日2025-10-09
出願番号2024052154
出願日2024-03-27
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類G01R 31/28 20060101AFI20251002BHJP(測定;試験)
要約【課題】接合部において互いに接合された複数の半導体チップを有する半導体装置において、電源電圧の供給経路上に存在する接合部における接合状態の適切性を確認するためのテストを、簡易な構成で実現する。
【解決手段】半導体装置は、第1の半導体チップと、第1の半導体チップに接続された第2の半導体チップとを含む。第1の半導体チップは、第2の半導体チップから電源電圧が供給されている場合に、所定の論理値の第1の信号を出力する第1の信号出力回路と、第2の半導体チップから供給される第2の信号と、第1の信号との論理演算を行う第1の論理回路と、を含む。第2の半導体チップは、第1の論理回路による論理演算の結果を出力する。
【選択図】図2
特許請求の範囲【請求項１】
第１の半導体チップと、前記第１の半導体チップに接続された第２の半導体チップとを含む半導体装置であって、
前記第１の半導体チップは、
前記第２の半導体チップから電源電圧が供給されている場合に、所定の論理値の第１の信号を出力する第１の信号出力回路と、
前記第２の半導体チップから供給される第２の信号と、前記第１の信号との論理演算を行う第１の論理回路と、を含み、
前記第２の半導体チップは、前記第１の論理回路による論理演算の結果を出力する
半導体装置。
続きを表示（約 610 文字）【請求項２】
前記第１の論理回路の２つの入力端の接続先を、それぞれ前記第１の信号の伝送路及び前記第２の信号の伝送路とするか、他の信号の伝送路とするかを切り替える第１の切り替え回路を有する
請求項１に記載の半導体装置。
【請求項３】
前記電源電圧の供給経路上に前記第１の半導体チップと前記第２の半導体チップの接合部を有する
請求項１に記載の半導体装置。
【請求項４】
前記第１の半導体チップは、
前記第２の半導体チップからグランド電圧が供給されている場合に、所定の論理値の第３の信号を出力する第２の信号出力回路と、
前記第２の半導体チップから供給される第４の信号と、前記第３の信号との論理演算を行う第２の論理回路と、を含み、
前記第２の半導体チップは、前記第２の論理回路による論理演算の結果を出力する
請求項１に記載の半導体装置。
【請求項５】
前記第２の論理回路の２つの入力端の接続先を、それぞれ前記第３の信号の伝送路及び前記第４の信号の伝送路とするか、他の信号の伝送路とするかを切り替える第２の切り替え回路を有する
請求項４に記載の半導体装置。
【請求項６】
前記グランド電圧の供給経路上に前記第１の半導体チップと前記第２の半導体チップの接合部を有する
請求項４に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
開示の技術は、半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
複数の半導体チップを有するマルチチップ構成の半導体装置に関する技術として以下の技術が知られている。例えば、特許文献１には、第１の半導体チップおよび第２の半導体チップを電気的に接続するための第１のチップ間配線と、第１のチップ間配線に対する予備のための第２のチップ間配線と、第１の半導体チップに設けられ、テスト信号を第１のチップ間配線を介して第２の半導体チップに送信するテスト信号発生回路と、第２の半導体チップに設けられ、第１のチップ間配線を介してテスト信号を受信する場合、第１の制御信号を出力し、該テスト信号を受信しない場合、該第１の制御信号の反転信号である第２の制御信号を出力する判定回路と、第２の半導体チップに設けられ、判定回路から第１の制御信号が入力されると、第１の半導体チップおよび第２の半導体チップ間を電気的に接続する経路として第１のチップ間配線を設定し、第２の制御信号が入力されると、該経路として前記第２のチップ間配線を設定する切り替え回路と、を有する半導体装置が記載されている。
【０００３】
特許文献２には、複数の半導体チップを１つにパッケージした半導体装置であって、少なくとも、第１レベルの信号を出力する複数の第１ボンディングパッドを備える第１の半導体チップと、複数の第１ボンディングパッドの内の一部の第１ボンディングパッドに電気的に接続される第２ボンディングパッド、及び、一部の第１ボンディングパッドから第２ボンディングパッドに出力される信号のレベルを第１レベルとは異なる第２レベルに変更して出力する第３ボンディングパッドを備える第２の半導体チップとを含む半導体装置が記載されている。
【０００４】
特許文献３には、２個の半導体チップが結線されてなり、第１の半導体チップには動作信号と試験信号を選択する回路と、該選択回路の出力を両半導体チップの接続部を経由して第２の半導体チップに導く配線と、第２の半導体チップには該選択回路の出力群を入力するアンドゲートと、該アンドゲートの出力を第１の半導体チップの検出用端子に接続する配線とを設けて接続部の結線状態を試験できるようにした半導体装置が記載されている。
【先行技術文献】
【特許文献】
【０００５】
国際公開第２００７／０３２１８４号
特開２００４－１０３７０３号公報
特開昭６１－３５５４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
Ｄ２Ｗ（Die to Wafer）等の接合技術を用いて互いに接合される複数の半導体チップを有するマルチチップ構成の半導体装置においては、半導体チップ間の接合部における接合状態が適切であるか否かを確認するテストが行われる。また、半導体チップ同士が接続された後は、一方の半導体チップへのアクセスは、他方の半導体チップを介してのみ行うことが可能となる場合がある。この場合、一方の半導体チップは、他方の半導体チップから電源電圧の供給を受ける。電源電圧は、半導体チップ間の接合部を介して供給される。この構成では、電源電圧の供給経路上に存在する接合部についてテストを行う必要がある。
【０００７】
開示の技術は、接合部において互いに接合された複数の半導体チップを有する半導体装置において、電源電圧の供給経路上に存在する接合部における接合状態を確認するためのテストを、簡易な構成で実現することを目的とする。
【課題を解決するための手段】
【０００８】
開示の技術に係る半導体装置は、第１の半導体チップと、前記第１の半導体チップに接続された第２の半導体チップとを含む。前記第１の半導体チップは、前記第２の半導体チップから電源電圧が供給されている場合に、所定の論理値の第１の信号を出力する第１の信号出力回路と、前記第２の半導体チップから供給される第２の信号と、前記第１の信号との論理演算を行う第１の論理回路と、を含む。前記第２の半導体チップは、前記第１の論理回路による論理演算の結果を出力する。
【発明の効果】
【０００９】
開示の技術によれば、接合部において互いに接合された複数の半導体チップを有する半導体装置において、電源電圧の供給経路上に存在する接合部における接合状態の適切性を確認するためのテストを、簡易な構成で実現することが可能である。
【図面の簡単な説明】
【００１０】
開示の技術の実施形態に係る半導体装置の構成の一例を示す斜視図である。
開示の技術の実施形態に係る第１の半導体チップ及び第２の半導体チップの構成の一例を示す回路ブロック図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許