特許ウォッチ

公開番号2025163491
公報種別公開特許公報(A)
公開日2025-10-29
出願番号2024066795
出願日2024-04-17
発明の名称半導体装置、電子機器、車両
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類H03K 17/687 20060101AFI20251022BHJP(基本電子回路)
要約【課題】アクティブディスチャージ時に流れる放電電流を制御する。
【解決手段】例えば半導体装置(1、1H、1L)は、スイッチ素子(2H、2L)をターンオン又はターンオフする駆動回路(M1、M2)と、ミラー電流(Im)によるスイッチ素子(2H、2L)の誤オンを防止するミラークランプ回路(M5)と、スイッチ素子(2H、2L)を駆動回路(M1)よりも緩やかにソフトターンオンする又はミラークランプ回路(M5)を無効とした状態でスイッチ素子(2H、2L)をターンオフするアクティブディスチャージ回路(M2、M4)と、を備える。
【選択図】図13
特許請求の範囲【請求項１】
スイッチ素子をターンオン又はターンオフするように構成された駆動回路と、
ミラー電流による前記スイッチ素子の誤オンを防止するように構成されたミラークランプ回路と、
前記スイッチ素子を前記駆動回路よりも緩やかにソフトターンオンする又は前記ミラークランプ回路を無効とした状態で前記スイッチ素子をターンオフするように構成されたアクティブディスチャージ回路と、
を備える、半導体装置。
続きを表示（約 1,500 文字）【請求項２】
前記駆動回路は、第１電圧の印加端と第１外部端子との間を導通／遮断するように構成された第１トランジスタと、第２電圧の印加端と第２外部端子との間を導通／遮断するように構成された第２トランジスタを含み、前記アクティブディスチャージ回路は、前記第１電圧の印加端と第３外部端子との間を導通／遮断するように構成された第３トランジスタを含み、前記ミラークランプ回路は、前記第２電圧の印加端と第４外部端子との間を導通／遮断するように構成された第４トランジスタを含む、請求項１に記載の半導体装置。
【請求項３】
前記第１外部端子及び前記第２外部端子が同一の外部端子である、請求項２に記載の半導体装置。
【請求項４】
前記スイッチ素子の制御端から前記第４外部端子を介して前記第２電圧の印加端に至る経路は、前記スイッチ素子の前記制御端から前記第２外部端子を介して前記第２電圧の印加端に至る経路よりも低インピーダンスである、請求項２に記載の半導体装置。
【請求項５】
前記スイッチ素子を前記駆動回路よりも緩やかにソフトターンオフするように構成されたソフトターンオフ回路をさらに備える、請求項１に記載の半導体装置。
【請求項６】
入力パルス信号が入力されるように構成された第１チップと、
前記駆動回路、前記ミラークランプ回路及び前記アクティブディスチャージ回路が集積化される第２チップと、
第１絶縁素子及び第２絶縁素子が集積化される第３チップと、
を備え、
前記第１チップは、前記第１絶縁素子を介して前記入力パルス信号が前記スイッチ素子をオン状態とするための論理レベルである旨を前記第２チップに通知し、前記第２絶縁素子を介して前記入力パルス信号が前記スイッチ素子をオフ状態とするための論理レベルである旨を前記第２チップに通知する、請求項１に記載の半導体装置。
【請求項７】
前記第１チップは、通常駆動時に第１の駆動周期で前記第１絶縁素子又は前記第２絶縁素子を駆動してアクティブディスチャージ時に第２の駆動周期で前記第１絶縁素子又は前記第２絶縁素子を駆動し、前記第２チップは、前記第１絶縁素子又は前記第２絶縁素子の駆動周期に応じて前記通常駆動時であるか前記アクティブディスチャージ時であるかを判別する、請求項６に記載の半導体装置。
【請求項８】
第１電源電圧の印加端と第２電源電圧の印加端との間に直列接続されてハーフブリッジ出力段を形成する第１スイッチ素子及び第２スイッチ素子と、
前記第１電源電圧の印加端と前記第２電源電圧の印加端との間で前記ハーフブリッジ出力段に並列接続されたキャパシタと、
前記第１スイッチ素子を駆動するように構成された第１駆動装置と、
前記第２スイッチ素子を駆動するように構成された第２駆動装置と、
前記第１駆動装置及び前記第２駆動装置を制御するように構成された制御装置と、
を備え、
前記第１駆動装置及び前記第２駆動装置は、それぞれ、請求項１～７のいずれかに記載の半導体装置である、電子機器。
【請求項９】
前記制御装置は、前記第１スイッチ素子及び前記第２スイッチ素子の一方がターンオフされた後、前記第１スイッチ素子及び前記第２スイッチ素子の前記一方に接続された前記ミラークランプ回路が無効とされた状態で、前記第１スイッチ素子及び前記第２スイッチ素子の他方がソフトターンオンされるように、前記第１駆動装置及び前記第２駆動装置をそれぞれ制御する、請求項８に記載の電子機器。
【請求項１０】
請求項８に記載の電子機器を備える、車両。

発明の詳細な説明【技術分野】
【０００１】
本開示は、信号伝達装置、電子機器及び車両に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
従来、一次回路系と二次回路系との間を電気的に絶縁しつつ、一次回路系と二次回路系との間で信号を伝達する信号伝達装置は、様々なアプリケーション（電源装置又はモータ駆動装置など）に用いられている。
【０００３】
なお、上記に関連する従来技術の一例としては、本願出願人による特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
国際公開第２０２２／０７０９４４号
【０００５】
［概要］
しかしながら、従来の信号伝達装置は、駆動対象のハーフブリッジ出力段を介してキャパシタを放電するアクティブディスチャージについて検討の余地があった。
【０００６】
例えば、本開示に係る半導体装置は、スイッチ素子をターンオン又はターンオフするように構成された駆動回路と、ミラー電流による前記スイッチ素子の誤オンを防止するように構成されたミラークランプ回路と、前記スイッチ素子を前記駆動回路よりも緩やかにソフトターンオンする又は前記ミラークランプ回路を無効とした状態で前記スイッチ素子をターンオフするように構成されたアクティブディスチャージ回路と、を備える。
【図面の簡単な説明】
【０００７】
図１は、信号伝達装置の基本構成を示す図である。
図２は、トランスチップの基本構造を示す図である。
図３は、２チャンネル型のトランスチップとして用いられる半導体装置の斜視図である。
図４は、図３に示す半導体装置の平面図である。
図５は、図３の半導体装置において低電位コイルが形成された層を示す平面図である。
図６は、図３の半導体装置において高電位コイルが形成された層を示す平面図である。
図７は、図６に示すVIII-VIII線に沿う断面図である。
図８は、図７に示す領域XIIIの拡大図（分離構造）を示す図である。
図９は、トランスチップのレイアウト例を模式的に示す図である。
図１０は、電子機器の全体構成を示す図である。
図１１は、電子機器の第１実施形態（比較例）を示す図である。
図１２は、第１実施形態のアクティブディスチャージを示す図である。
図１３は、電子機器の第２実施形態を示す図である。
図１４は、ミラークランプ回路の作用効果を示す図である。
図１５は、第２実施形態のアクティブディスチャージを示す図である。
図１６は、電子機器の第３実施形態を示す図である。
図１７は、半導体装置の一構成例を示す図である。
図１８は、ソフトターンオン制御の一例を示す図である。
図１９は、ターンオフ＋ミラークランプ無効制御の一例を示す図である。
図２０は、車両の外観を示す図である。
【０００８】
［詳細な説明］
＜信号伝達装置（基本構成）＞
図１は、信号伝達装置の基本構成を示す図である。本構成例の信号伝達装置２００は、一次回路系２００ｐ（ＶＣＣ１－ＧＮＤ１系）と二次回路系２００ｓ（ＶＣＣ２－ＧＮＤ２系）との間を絶縁しつつ、一次回路系２００ｐから二次回路系２００ｓにパルス信号を伝達し、二次回路系２００ｓに設けられたスイッチ素子（不図示）のゲートを駆動する半導体集積回路装置（いわゆる絶縁ゲートドライバＩＣ）である。例えば、信号伝達装置２００は、コントローラチップ２１０と、ドライバチップ２２０と、トランスチップ２３０と、を単一のパッケージに封止して成る。
【０００９】
コントローラチップ２１０は、電源電圧ＶＣＣ１（例えばＧＮＤ１基準で最大７Ｖ）の供給を受けて動作する半導体チップである。コントローラチップ２１０には、例えば、パルス送信回路２１１と、バッファ２１２及び２１３が集積されている。
【００１０】
パルス送信回路２１１は、入力パルス信号ＩＮに応じて送信パルス信号Ｓ１１及びＳ２１を生成するパルスジェネレータである。より具体的に述べると、パルス送信回路２１１は、入力パルス信号ＩＮがハイレベルである旨を通知するときには、送信パルス信号Ｓ１１のパルス駆動（単発または複数発の送信パルス出力）を行い、入力パルス信号ＩＮがローレベルである旨を通知するときには、送信パルス信号Ｓ２１のパルス駆動を行う。すなわち、パルス送信回路２１１は、入力パルス信号ＩＮの論理レベルに応じて、送信パルス信号Ｓ１１及びＳ２１のいずれか一方をパルス駆動する。
（【００１１】以降は省略されています）

関連特許