特許ウォッチ

公開番号2025164881
公報種別公開特許公報(A)
公開日2025-10-30
出願番号2025141629,2022576603
出願日2025-08-27,2022-01-07
発明の名称半導体装置
出願人ローム株式会社
代理人個人
主分類H01L 25/07 20060101AFI20251023BHJP(基本的電気素子)
要約【課題】駆動信号の発振を抑制することが可能な半導体装置を提供する。
【解決手段】半導体装置A5は、各々が第1駆動信号に応じてオンオフ制御される複数の第1半導体素子1と、各々が第2駆動信号に応じてオンオフ制御される複数の第2半導体素子2と、搭載面31aに複数の第1半導体素子1が搭載された導電板31と、搭載面32aに複数の第2半導体素子2が搭載された導電板32と、第1駆動信号が入力される制御端子61と、第2駆動信号が入力される制御端子62と、第1駆動信号が伝送される配線部521と、第2駆動信号が伝送される配線部531と、各第1半導体素子1と配線部521とを接続する複数の接続部材723と、各第2半導体素子2と配線部531とを接続する複数の接続部材733とを備える。配線部521と導電板31とは、y方向に導電板32を挟んで互いに反対側に位置する。複数の接続部材723は、z方向に見て導電板32に重なる。
【選択図】図22
特許請求の範囲【請求項１】
各々が第１駆動信号に応じてオンオフ制御される複数の第１半導体素子と、
各々が第２駆動信号に応じてオンオフ制御される複数の第２半導体素子と、
厚さ方向の一方を向く第１搭載面を有し、前記第１搭載面に前記複数の第１半導体素子が搭載された第１搭載部と、
前記厚さ方向において前記第１搭載面と同じ方向を向く第２搭載面を有し、前記第２搭載面に前記複数の第２半導体素子が搭載された第２搭載部と、
前記第１駆動信号が入力される第１制御端子と、
前記第２駆動信号が入力される第２制御端子と、
前記第１制御端子が接続され、前記第１駆動信号が伝送される第１配線部と、
前記第２制御端子が接続され、前記第２駆動信号が伝送される第２配線部と、
前記複数の第１半導体素子の各々と前記第１配線部とを接続する複数の第１接続部材と、
前記複数の第２半導体素子の各々と前記第２配線部とを接続する複数の第２接続部材と、
を備えており、
前記第１配線部と前記第１搭載部とは、前記厚さ方向に直交する第１方向に前記第２搭載部を挟んで互いに反対側に位置し、
前記複数の第１接続部材は、前記厚さ方向に見て前記第２搭載部に重なる、半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記複数の第１半導体素子の各々は、第１電極、第２電極および第３電極を有し、前記第３電極に入力される前記第１駆動信号に応じて、前記第１電極および前記第２電極間がオンオフ制御され、
前記複数の第１接続部材は、前記複数の第１半導体素子の前記第３電極にそれぞれ個別に接続される、請求項１に記載の半導体装置。
【請求項３】
前記複数の第１半導体素子の各々の導通状態を示す第１検出信号を出力する第１検出端子と、
前記第１検出端子が接続され、前記第１検出信号が伝送される第３配線部と、
前記複数の第１半導体素子の前記第２電極と、前記第３配線部とを接続する複数の第３接続部材と、
をさらに備える、請求項２に記載の半導体装置。
【請求項４】
前記第３配線部は、前記第１方向において、前記第２搭載部を基準に、前記第１配線部と同じ側に位置し、
前記複数の第３接続部材は、前記厚さ方向に見て、前記第２搭載部に重なる、請求項３に記載の半導体装置。
【請求項５】
前記第１配線部は、前記第１制御端子が接合される第１パッド部、および、前記複数の第１接続部材が接合される第１帯状部を含み、
前記第１帯状部は、前記厚さ方向に見て、前記厚さ方向および前記第１方向に直交する第２方向に沿って延びる、請求項４に記載の半導体装置。
【請求項６】
前記第３配線部は、前記第１検出端子が接合される第２パッド部、および、前記複数の第２接続部材が接合される第２帯状部を含み、
前記第２帯状部は、前記厚さ方向に見て、前記第２方向に沿って延びる、請求項５に記載の半導体装置。
【請求項７】
前記第１帯状部と前記第２帯状部とは、前記厚さ方向に見て、平行である、請求項６に記載の半導体装置。
【請求項８】
前記第１配線部は、前記複数の第１半導体素子よりも前記複数の第２半導体素子の近くに位置する、請求項１に記載の半導体装置。
【請求項９】
前記複数の第１半導体素子において、前記第１電極同士が電気的に接続され、前記第２電極同士が電気的に接続されている、請求項１に記載の半導体装置。
【請求項１０】
前記第２配線部と前記第２搭載部とは、前記第１方向に前記第１搭載部を挟んで互いに反対側に位置し、
前記複数の第２接続部材は、前記厚さ方向に見て前記第１搭載部に重なる、請求項１ないし請求項９のいずれかに記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
従来、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電力用半導体素子を備える半導体装置が知られている。このような半導体装置において、半導体装置の許容電流を確保するために、複数の電力用半導体素子を並列に接続した構成が知られている（たとえば特許文献１）。特許文献１に記載のパワーモジュールは、複数の第１半導体素子、複数の第１接続配線、配線層および信号端子を備える。複数の第１半導体素子は、たとえばＭＯＳＦＥＴからなる。各第１半導体素子は、ゲート端子に入力された駆動信号に応じてオン・オフ駆動する。複数の第１接続配線は、たとえばワイヤであり、複数の第１半導体素子のゲート端子と配線層とを接続する。配線層は、信号端子が接続されている。信号端子は、配線層および各第１接続配線を介して、各第１半導体素子のゲート端子に接続される。信号端子は、各第１半導体素子を駆動するための駆動信号を、各第１半導体素子のゲート端子に供給する。
【先行技術文献】
【特許文献】
【０００３】
特開２０１６－２２５４９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
高速でスイッチング動作する電力用半導体素子では、駆動信号（たとえばゲート電圧）に予期せぬ発振が発生する場合がある。駆動信号に発振が発生すると、電力用半導体素子を含む回路（たとえば半導体装置）に誤動作をもたらす虞がある。
【０００５】
上記事情に鑑み、本開示は、駆動信号の発振を抑制することが可能な半導体装置を提供することを一の課題とする。
【課題を解決するための手段】
【０００６】
本開示の半導体装置は、各々が、第１電極、第２電極および第３電極を有し、前記第３電極に入力される第１駆動信号に応じて、前記第１電極および前記第２電極間がオンオフ制御される複数の第１半導体素子と、前記第１駆動信号が入力される第１制御端子と、前記第１制御端子が電気的に接続された第１配線部と、前記第１配線部から離間する第２配線部と、各々が前記第１配線部および前記第２配線部から離間する複数の第３配線部と、前記第１配線部と前記第２配線部とを導通させる第１接続部材と、前記第２配線部と前記複数の第３配線部の各々とをそれぞれ導通させる第２接続部材と、前記複数の第３配線部の各々と、前記複数の第１半導体素子の各々の前記第３電極とをそれぞれ導通させる複数の第３接続部材と、を備える。前記複数の第１半導体素子それぞれの第１電極同士は、互いに電気的に接続されている。また、前記複数の第１半導体素子それぞれの第２電極同は、互いに電気的に接続されている。
【発明の効果】
【０００７】
上記構成によれば、半導体装置における駆動信号の発振を抑制することが可能となる。
【図面の簡単な説明】
【０００８】
第１実施形態にかかる半導体装置を示す斜視図である。
図１の斜視図において、封止部材を省略した図である。
図２の一部を拡大した部分拡大図である。
図２の一部を拡大した部分拡大図である。
第１実施形態にかかる半導体装置を示す平面図であって、封止部材を想像線で示した図である。
図５の平面図において、複数の端子、複数の接続部材および封止部材を省略した図である。
図６の平面図において、一部の配線部を省略した図である。
図７の平面図において、絶縁基板を省略した図である。
図５のＩＸ－ＩＸ線に沿う断面図である。
図５のＸ－Ｘ線に沿う断面図である。
図５のＸＩ－ＸＩ線に沿う断面図である。
図５のＸＩＩ－ＸＩＩ線に沿う断面図である。
図１２の一部を拡大した部分拡大図である。
図１２の一部を拡大した部分拡大図である。
第２実施形態にかかる半導体装置を示す斜視図である。
第２実施形態にかかる半導体装置を示す平面図であって、ケースの一部を省略した図である。
図１６のＸＶＩＩ－ＸＶＩＩ線に沿う断面図であって、ケースの一部を想像線で示した図である。
第３実施形態にかかる半導体装置を示す平面図であって、封止部材を想像線で示した図である。
第４実施形態にかかる半導体装置を示す平面図であって、封止部材を想像線で示した図である。
第４実施形態にかかる半導体装置の一部を示す分解斜視図である。
図１９のＸＸＩ－ＸＸＩ線に沿う断面図である。
第５実施形態にかかる半導体装置を示す平面図であって、封止部材を想像線で示した図である。
【発明を実施するための形態】
【０００９】
本開示の半導体装置の好ましい実施の形態について、図面を参照して、以下に説明する。以下の説明について、同一あるいは類似の要素については、同じ符号を付して、重複する説明を省略する。
【００１０】
図１～図１３は、第１実施形態にかかる半導体装置Ａ１を示している。半導体装置Ａ１は、複数の第１半導体素子１、複数の第２半導体素子２、支持部材３、複数の絶縁基板４１、複数の配線部５１１～５１４，５２１～５２３，５３１～５３３，５４１～５４３，５５１～５５３，５６１，５７１，５７２、複数の金属部材５８，５９、一対の制御端子６１，６２、複数の検出端子６３～６５、複数の接続部材７、および、封止部材８を備えている。複数の接続部材７は、図３および図４に示すように、複数の接続部材７１１，７１２，７２１～７２３，７３１～７３３，７４１～７４３，７５１～７５３を含む。
（【００１１】以降は省略されています）

関連特許