特許ウォッチ

公開番号2025095416
公報種別公開特許公報(A)
公開日2025-06-26
出願番号2023211402
出願日2023-12-14
発明の名称増幅回路
出願人住友電気工業株式会社
代理人弁理士法人片山特許事務所
主分類H03F 1/02 20060101AFI20250619BHJP(基本電子回路)
要約【課題】特性の劣化を抑制する増幅回路を提供する。
【解決手段】増幅回路100は、入力信号Siを第1信号S1と第2信号S2とに分配する第1分配器14と、第1信号S1を増幅し、増幅した信号を第3信号S3として出力するコントロールアンプ10と、第2信号S2を、動作帯域の中心周波数における位相が異なる第4信号S4と第5信号S5とに分配する第2分配器16と、第4信号S4を増幅し、増幅した信号を第6信号S6として出力する第1補助アンプ12aと、第5信号S5を増幅し、増幅した信号を第7信号S7として出力する第2補助アンプ12bと、第6信号S6と第7信号S7と第3信号S3とを合成し、合成した信号を出力信号Soとして出力する集中定数型ブランチラインカプラ18と、を備える。第3信号S3の電力の振幅は、出力信号Soの電力の振幅より小さく、第6信号S6の電力の振幅は、第7信号S7の電力の振幅より大きい。
【選択図】図1
特許請求の範囲【請求項１】
入力信号を第１信号と第２信号とに分配する第１分配器と、
前記第１信号を増幅し、増幅した信号を第３信号として出力するコントロールアンプと、
前記第２信号を、動作帯域の中心周波数における位相が異なる第４信号と第５信号とに分配する第２分配器と、
前記第４信号を増幅し、増幅した信号を第６信号として出力する第１補助アンプと、
前記第５信号を増幅し、増幅した信号を第７信号として出力する第２補助アンプと、
前記第６信号が入力する第１ノードと、前記第７信号が入力する第２ノードと、前記第３信号が入力する第３ノードと、出力信号を出力する第４ノードと、を備え、前記第６信号と前記第７信号と前記第３信号とを合成し、合成した信号を前記出力信号として出力し、前記第１ノードに入力する前記中心周波数の信号が前記第３ノードに分配される信号の電力の振幅は前記第４ノードに分配される信号の電力の振幅より小さい集中定数型ブランチラインカプラと、
を備え、
前記第６信号の電力の振幅は前記第７信号の電力の振幅より大きい増幅回路。
続きを表示（約 1,900 文字）【請求項２】
前記集中定数型ブランチラインカプラは、
第１端が前記第１ノードに接続され第２端が前記第２ノードに接続された第１インダクタと、
第１端が前記第１ノードに接続され第２端が前記第３ノードに接続された第２インダクタと、
第１端が前記第３ノードに接続され第２端が前記第４ノードに接続された第３インダクタと、
第１端が前記第２ノードに接続され第２端が前記第４ノードに接続された第４インダクタと、
を備え、
前記中心周波数をｆｏとし、基準インピーダンスをＺｏとし、前記第１インダクタおよび前記第３インダクタの第１インダクタンスをＬ１とし、前記第２インダクタおよび前記第４インダクタの第２インダクタンスをＬ２としたとき、Ｌ１＜Ｚｏ／２πｆｏかつＬ２＞Ｌ１／√２である請求項１に記載の増幅回路。
【請求項３】
前記集中定数型ブランチラインカプラは、
前記第１ノードにシャント接続された第１キャパシタと、
前記第２ノードにシャント接続された第２キャパシタと、
前記第３ノードにシャント接続された第３キャパシタと、
前記第４ノードにシャント接続された第４キャパシタと、
を備え、
前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタおよび前記第４キャパシタのキャパシタンスをＣとしたとき、Ｃ＞１／（πｆｏ×Ｚｏ）である請求項２に記載の増幅回路。
【請求項４】
前記集中定数型ブランチラインカプラは、
前記第１ノードと前記第２ノードとを接続する第１経路に位置する第１中間ノードにシャント接続された第１インダクタと、
前記第１ノードと前記第３ノードとを接続する第２経路に位置する第２中間ノードにシャント接続された第２インダクタと、
前記第３ノードと前記第４ノードとを接続する第３経路に位置する第３中間ノードにシャント接続された第３インダクタと、
前記第２ノードと前記第４ノードとを接続する第４経路に位置する第４中間ノードにシャント接続された第４インダクタと、
を備え、
前記中心周波数をｆｏとし、基準インピーダンスをＺｏとし、前記第１インダクタおよび前記第３インダクタの第１インダクタンスをＬ１とし、前記第２インダクタおよび前記第４インダクタの第２インダクタンスをＬ２としたとき、Ｌ１＜Ｚｏ／２πｆｏかつＬ２＞Ｌ１／√２である請求項１に記載の増幅回路。
【請求項５】
前記集中定数型ブランチラインカプラは、
前記第１経路において直列接続され、間が前記第１中間ノードである一対の第１キャパシタと、
前記第２経路において直列接続され、間が前記第２中間ノードである一対の第２キャパシタと、
前記第３経路において直列接続され、間が前記第３中間ノードである一対の第３キャパシタと、
前記第４経路において直列接続され、間が前記第４中間ノードである一対の第４キャパシタと、
を備え、
前記一対の第１キャパシタおよび前記一対の第３キャパシタの各々のキャパシタンスをＣ１、前記一対の第２キャパシタおよび前記一対の第４キャパシタのキャパシタンスをＣ２としたとき、Ｃ１＞１／（２πｆｏ×Ｚｏ）かつＣ２＜√２／（２πｆｏ×Ｚｏ）である請求項４に記載の増幅回路。
【請求項６】
前記基準インピーダンスは、前記第４ノードと前記出力信号が出力される出力端子との間に設けられた伝送線路の特性インピーダンスである請求項２から請求項５のいずれか一項に記載の増幅回路。
【請求項７】
前記第７信号の電力の振幅に対する前記第６信号の電力の振幅の第１比と、前記第１ノードに入力する前記中心周波数の信号が前記第３ノードに分配される信号の電力の振幅に対する前記第４ノードに分配される信号の電力の振幅の第２比と、の差は、１ｄＢ以下である請求項１から請求項５のいずれか一項に記載の増幅回路。
【請求項８】
前記第２比は、２ｄＢ以上である請求項７に記載の増幅回路。
【請求項９】
前記第１補助アンプの飽和電力は、前記第２補助アンプの飽和電力より大きい請求項１から請求項５のいずれか一項に記載の増幅回路。
【請求項１０】
前記第２補助アンプの飽和電力に対する前記第１補助アンプの飽和電力の比は２ｄＢ以上である請求項９に記載の増幅回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、増幅回路に関する。
続きを表示（約 4,800 文字）【背景技術】
【０００２】
ＬＭＢＡ（ＬｏａｄＭｏｄｕｌａｔｅｄＢａｌａｎｃｅｄＡｍｐｌｉｆｉｅｒ）は、入力信号が分配された一方の信号を増幅するコントロールアンプと、入力信号が分配された他方の信号を増幅するバランスアンプを備えている。コントロールアンプの出力信号とバランスアンプの出力信号を合成する合成器に３ｄＢブランチラインカプラを用いることが知られている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開第２０２２／０２５５５０６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＬＭＢＡでは、カプラの特性の観点から、３ｄＢブランチラインカプラとして、１／４波長線路を用いる。分布定数型ブランチラインカプラを用いる場合、増幅回路が大型化してしまう。３ｄＢブランチラインカプラとして、集中定数型ブランチラインカプラを用いる場合、損失が大きくなり、特性が劣化してしまう。
【０００５】
本開示は、上記課題に鑑みなされたものであり、特性の劣化を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の一実施形態は、入力信号を第１信号と第２信号とに分配する第１分配器と、前記第１信号を増幅し、増幅した信号を第３信号として出力するコントロールアンプと、前記第２信号を、動作帯域の中心周波数における位相が異なる第４信号と第５信号とに分配する第２分配器と、前記第４信号を増幅し、増幅した信号を第６信号として出力する第１補助アンプと、前記第５信号を増幅し、増幅した信号を第７信号として出力する第２補助アンプと、前記第６信号が入力する第１ノードと、前記第７信号が入力する第２ノードと、前記第３信号が入力する第３ノードと、出力信号を出力する第４ノードと、を備え、前記第６信号と前記第７信号と前記第３信号とを合成し、合成した信号を前記出力信号として出力し、前記第１ノードに入力する前記中心周波数の信号が前記第３ノードに分配される信号の電力の振幅は前記第４ノードに分配される信号の電力の振幅より小さい集中定数型ブランチラインカプラと、を備え、前記第６信号の電力の振幅は前記第７信号の電力の振幅より大きい増幅回路である。
【発明の効果】
【０００７】
本開示によれば、特性の劣化を抑制することができる。
【図面の簡単な説明】
【０００８】
図１は、実施例１に係る増幅回路の回路図である。
図２は、実施例１における合成器の例１を示す回路図である。
図３は、実施例１における合成器の例２を示す回路図である。
図４は、比較例１に係る増幅回路の回路図である。
図５は、比較例２における増幅回路の一部を示す回路図である。
図６は、比較例２における増幅回路の一部を示す回路図である。
図７は、分布定数型ブランチラインカプラを合成器に用いる例である。
図８は、比較例３および実施例１における合成器の動作を説明する模式図である。
図９は、比較例３におけるバランスアンプを示す回路図である。
図１０は、実施例１の例１におけるバランスアンプを示す回路図である。
図１１は、実施例１の例２におけるバランスアンプを示す回路図である。
図１２は、実施例１における合成器およびアンプの実装例１を示す平面図である。
図１３は、実施例１における合成器およびアンプの実装例２を示す平面図である。
図１４は、実施例１における合成器およびアンプの実装例３を示す平面図である。
【発明を実施するための形態】
【０００９】
［本開示の実施形態の説明］
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、入力信号を第１信号と第２信号とに分配する第１分配器と、前記第１信号を増幅し、増幅した信号を第３信号として出力するコントロールアンプと、前記第２信号を、動作帯域の中心周波数における位相が異なる第４信号と第５信号とに分配する第２分配器と、前記第４信号を増幅し、増幅した信号を第６信号として出力する第１補助アンプと、前記第５信号を増幅し、増幅した信号を第７信号として出力する第２補助アンプと、前記第６信号が入力する第１ノードと、前記第７信号が入力する第２ノードと、前記第３信号が入力する第３ノードと、出力信号を出力する第４ノードと、を備え、前記第６信号と前記第７信号と前記第３信号とを合成し、合成した信号を前記出力信号として出力し、前記第１ノードに入力する前記中心周波数の信号が前記第３ノードに分配される信号の電力の振幅は前記第４ノードに分配される信号の電力の振幅より小さい集中定数型ブランチラインカプラと、を備え、前記第６信号の電力の振幅は前記第７信号の電力の振幅より大きい増幅回路である。これにより、特性の劣化を抑制できる。
（２）上記（１）において、前記集中定数型ブランチラインカプラは、第１端が前記第１ノードに接続され第２端が前記第２ノードに接続された第１インダクタと、第１端が前記第１ノードに接続され第２端が前記第３ノードに接続された第２インダクタと、第１端が前記第３ノードに接続され第２端が前記第４ノードに接続された第３インダクタと、第１端が前記第２ノードに接続され第２端が前記第４ノードに接続された第４インダクタと、を備え、前記中心周波数をｆｏとし、基準インピーダンスをＺｏとし、前記第１インダクタおよび前記第３インダクタの第１インダクタンスをＬ１とし、前記第２インダクタおよび前記第４インダクタの第２インダクタンスをＬ２としたとき、Ｌ１＜Ｚｏ／２πｆｏかつＬ２＞Ｌ１／√２であってもよい。これにより、第１から第４インダクタの損失を抑制できる。
（３）上記（２）において、前記集中定数型ブランチラインカプラは、前記第１ノードにシャント接続された第１キャパシタと、前記第２ノードにシャント接続された第２キャパシタと、前記第３ノードにシャント接続された第３キャパシタと、前記第４ノードにシャント接続された第４キャパシタと、を備え、前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタおよび前記第４キャパシタのキャパシタンスをＣとしたとき、Ｃ＞１／（πｆｏ×Ｚｏ）であってもよい。これにより、ブランチラインカプラとして機能させることができる。
（４）上記（１）において、前記集中定数型ブランチラインカプラは、前記第１ノードと前記第２ノードとを接続する第１経路に位置する第１中間ノードにシャント接続された第１インダクタと、前記第１ノードと前記第３ノードとを接続する第２経路に位置する第２中間ノードにシャント接続された第２インダクタと、前記第３ノードと前記第４ノードとを接続する第３経路に位置する第３中間ノードにシャント接続された第３インダクタと、前記第２ノードと前記第４ノードとを接続する第４経路に位置する第４中間ノードにシャント接続された第４インダクタと、を備え、前記中心周波数をｆｏとし、基準インピーダンスをＺｏとし、前記第１インダクタおよび前記第３インダクタの第１インダクタンスをＬ１とし、前記第２インダクタおよび前記第４インダクタの第２インダクタンスをＬ２としたとき、Ｌ１＜Ｚｏ／２πｆｏかつＬ２＞Ｌ１／√２であってもよい。これにより、第１から第４インダクタの損失を抑制できる。
（５）上記（４）において、前記集中定数型ブランチラインカプラは、前記第１経路において直列接続され、間が前記第１中間ノードである一対の第１キャパシタと、前記第２経路において直列接続され、間が前記第２中間ノードである一対の第２キャパシタと、前記第３経路において直列接続され、間が前記第３中間ノードである一対の第３キャパシタと、前記第４経路において直列接続され、間が前記第４中間ノードである一対の第４キャパシタと、を備え、前記一対の第１キャパシタおよび前記一対の第３キャパシタの各々のキャパシタンスをＣ１、前記一対の第２キャパシタおよび前記一対の第４キャパシタのキャパシタンスをＣ２としたとき、Ｃ１＞１／（２πｆｏ×Ｚｏ）かつＣ２＜√２／（２πｆｏ×Ｚｏ）であってもよい。これにより、ブランチラインカプラとして機能させることができる。
（６）上記（２）から（５）のいずれかにおいて、前記基準インピーダンスは、前記第４ノードと前記出力信号が出力される出力端子との間に設けられた伝送線路の特性インピーダンスであってもよい。これにより、基準インピーダンスを設定できる。
（７）上記（１）から（６）のいずれかにおいて、前記第７信号の電力の振幅に対する前記第６信号の電力の振幅の第１比と、前記第１ノードに入力する前記中心周波数の信号が前記第３ノードに分配される信号の電力の振幅に対する前記第４ノードに分配される信号の電力の振幅の第２比と、の差は、１ｄＢ以下であってもよい。これにより、第３ノードにおけるインピーダンスの変動を小さくできる。
（８）上記（７）において、前記第２比は、２ｄＢ以上であってもよい。これにより、ブランチラインカプラを小さくできる。
（９）上記（１）から（８）のいずれかにおいて、前記第１補助アンプの飽和電力は、前記第２補助アンプの飽和電力より大きくてもよい。これにより、第１比を１より大きくできる。
（１０）上記（９）において、前記第２補助アンプの飽和電力に対する前記第１補助アンプの飽和電力の比は２ｄＢ以上であってもよい。これにより、第１比を１より大きくできる。
（１１）上記（１）から（８）のいずれかにおいて、前記第１補助アンプの物理的大きさは、前記第２補助アンプの物理的大きさより大きくてもよい。これにより、第１比を１より大きくできる。
（１２）上記（１）から（１１）のいずれかにおいて、前記第４信号の電力の振幅は前記第５信号の電力の振幅より大きくてもよい。これにより、第１比を１より大きくできる。
（１３）上記（１２）において、前記第５信号の電力の振幅に対する前記第４信号の電力の振幅の比は２ｄＢ以上であってもよい。これにより、第１比を１より大きくできる。
［本開示の実施形態の詳細］
本開示の実施形態にかかる増幅回路の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００１０】
［実施例１］
図１は、実施例１に係る増幅回路の回路図である。図１に示すように、実施例１の増幅回路１００では、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間にコントロールアンプ１０およびバランスアンプ１１が並列に接続されている。入力端子Ｔｉｎに入力信号Ｓｉとして高周波信号が入力する。増幅回路１００が移動体通信の基地局に用いられる場合、高周波信号の周波数は例えば０．５ＧＨｚ以上かつ１０ＧＨｚ以下である。分配器１４（第１分配器）は入力端子Ｔｉｎに入力した入力信号Ｓｉを信号Ｓ１（第１信号）とＳ２（第２信号）とに分配する。
（【００１１】以降は省略されています）

関連特許