特許ウォッチ

公開番号2025116719
公報種別公開特許公報(A)
公開日2025-08-08
出願番号2024011316
出願日2024-01-29
発明の名称オペアンプ
出願人ローム株式会社
代理人個人,個人
主分類H03F 3/45 20060101AFI20250801BHJP(基本電子回路)
要約【課題】大電流を出力可能なオペアンプを提供する。
【解決手段】第1電流源CS1は、電源ライン302と接続される。第1トランジスタM1は、ゲートが入力端子INと接続され、ソースが接地ライン304と接続される。第2電流源CS2は、第1トランジスタM1のドレインである第1ノードN1と接地ラインの間に接続される。アシスト電流生成回路330は、中間信号Vmが低いほど大きくなるアシスト電流Ibを生成する。カレントミラー回路350は、アシスト電流Ibを折り返し、出力端子OUTに供給する。
【選択図】図2
特許請求の範囲【請求項１】
入力段および出力段を有するオペアンプであって、
前記出力段は、
前記入力段からの中間信号を受ける入力端子と、
出力端子と、
電源ラインと、
接地ラインと、
前記電源ラインと接続された第１電流源と、
ゲートが前記入力端子と接続され、ソースが前記接地ラインと接続されたＮチャンネルの第１トランジスタと、
前記第１トランジスタのドレインである第１ノードと前記接地ラインの間に接続された第２電流源と、
前記第１ノードと前記出力端子の間に接続され、前記第１ノードの電圧をクランプする第１クランプ回路と、
前記第１電流源と前記出力端子の間に接続され、前記第１電流源との接続ノードの電圧をクランプする第２クランプ回路と、
前記中間信号が低いほど大きくなるアシスト電流を生成するアシスト電流生成回路と、
前記アシスト電流生成回路の出力ノードである第２ノードと前記接地ラインの間に接続された第３電流源と、
前記第２ノードの電圧をクランプする第３クランプ回路と、
前記第２ノードに流れる電流を折り返すカレントミラー回路と、
前記カレントミラー回路の出力ノードと前記出力端子の間に接続され、前記カレントミラー回路の出力ノードの電圧をクランプする第４クランプ回路と、
を備える、オペアンプ。
続きを表示（約 1,800 文字）【請求項２】
前記アシスト電流生成回路は、
ゲートが前記入力端子と接続され、ソースが前記接地ラインと接続されたＮチャンネルの第２トランジスタと、
前記第２トランジスタのドレインの電圧をクランプする第５クランプ回路と、
前記電源ラインと接続された第４電流源と、
前記第４電流源の出力ノードの電圧をクランプする第６クランプ回路と、
ゲートが前記第２トランジスタのドレインと接続され、ソースが前記電源ラインと接続されたＮチャンネルの第３トランジスタと、
を含み、前記第３トランジスタに流れる電流が、前記アシスト電流である、請求項１に記載のオペアンプ。
【請求項３】
前記第１クランプ回路および第３クランプ回路はそれぞれ、ゲートにバイアス電圧が印加された高耐圧ＮＭＯＳトランジスタを含む、請求項１または２に記載のオペアンプ。
【請求項４】
前記第２クランプ回路および第４クランプ回路はそれぞれ、ゲートにバイアス電圧が印加された高耐圧ＰＭＯＳトランジスタを含む、請求項１または２に記載のオペアンプ。
【請求項５】
前記第５クランプ回路は、ゲートにバイアス電圧が印加された高耐圧ＮＭＯＳトランジスタを含み、
前記第６クランプ回路は、ゲートにバイアス電圧が印加された高耐圧ＰＭＯＳトランジスタを含む、請求項２に記載のオペアンプ。
【請求項６】
入力段および出力段を有するオペアンプであって、
前記出力段は、
前記入力段からの中間信号を受ける入力端子と、
出力端子と、
電源ラインと、
接地ラインと、
前記接地ラインと接続された第１電流源と、
ゲートが前記入力端子と接続され、ソースが前記電源ラインと接続されたＰチャンネルの第１トランジスタと、
前記第１トランジスタのドレインである第１ノードと前記電源ラインの間に接続された第２電流源と、
前記第１ノードと前記出力端子の間に接続され、前記第１ノードの電圧をクランプする第１クランプ回路と、
前記第１電流源と前記出力端子の間に接続され、前記第１電流源との接続ノードの電圧をクランプする第２クランプ回路と、
前記中間信号が高いほど大きくなるアシスト電流を生成するアシスト電流生成回路と、
前記アシスト電流生成回路の出力ノードである第２ノードと前記接地ラインの間に接続された第３電流源と、
前記第２ノードの電圧をクランプする第３クランプ回路と、
前記第２ノードに流れる電流を折り返すカレントミラー回路と、
前記カレントミラー回路の出力ノードと前記出力端子の間に接続され、前記カレントミラー回路の出力ノードの電圧をクランプする第４クランプ回路と、
を備える、オペアンプ。
【請求項７】
前記アシスト電流生成回路は、
ゲートが前記入力端子と接続され、ソースが前記電源ラインと接続されたＰチャンネルの第２トランジスタと、
前記第２トランジスタのドレインの電圧をクランプする第５クランプ回路と、
前記接地ラインと接続された第４電流源と、
前記第４電流源の出力ノードの電圧をクランプする第６クランプ回路と、
ゲートが前記第２トランジスタのドレインと接続され、ソースが前記電源ラインと接続されたＰチャンネルの第３トランジスタと、
を含み、前記第３トランジスタに流れる電流が、前記アシスト電流である、請求項６に記載のオペアンプ。
【請求項８】
前記第１クランプ回路および第３クランプ回路はそれぞれ、ゲートにバイアス電圧が印加された高耐圧ＮＭＯＳトランジスタを含む、請求項６または７に記載のオペアンプ。
【請求項９】
前記第２クランプ回路および第４クランプ回路はそれぞれ、ゲートにバイアス電圧が印加された高耐圧ＰＭＯＳトランジスタを含む、請求項６または７に記載のオペアンプ。
【請求項１０】
前記第５クランプ回路は、ゲートにバイアス電圧が印加された高耐圧ＮＭＯＳトランジスタを含み、
前記第６クランプ回路は、ゲートにバイアス電圧が印加された高耐圧ＰＭＯＳトランジスタを含む、請求項７に記載のオペアンプ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、オペアンプに関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
２つの入力電圧の差を増幅するために、オペアンプ（差動増幅器）が利用される。オペアンプの出力段の出力トランジスタのサイズは、想定される最大出力電流に応じて設計される。最大出力電流が大きなオペアンプは、大きなバイアス電流が必要となるため、消費電流が大きくなる。
【先行技術文献】
【特許文献】
【０００３】
特開２０２３－９５１２４号公報
【０００４】
［概要］
本開示は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、大電流を出力可能なオペアンプの提供にある。
【０００５】
本開示のある態様は、入力段および出力段を有するオペアンプに関する。出力段は、入力段からの中間信号を受ける入力端子と、出力端子と、電源ラインと、接地ラインと、電源ラインと接続された第１電流源と、ゲートが入力端子と接続され、ソースが接地ラインと接続されたＮチャンネルの第１トランジスタと、第１トランジスタのドレインである第１ノードと接地ラインの間に接続された第２電流源と、第１ノードと出力端子の間に接続され、第１ノードの電圧をクランプする第１クランプ回路と、第１電流源と出力端子の間に接続され、第１電流源との接続ノードの電圧をクランプする第２クランプ回路と、中間信号が低いほど大きくなるアシスト電流を生成するアシスト電流生成回路と、アシスト電流生成回路の出力ノードである第２ノードと接地ラインの間に接続された第３電流源と、第２ノードの電圧をクランプする第３クランプ回路と、第２ノードに流れる電流を折り返すカレントミラー回路と、カレントミラー回路の出力ノードと出力端子の間に接続され、カレントミラー回路の出力ノードの電圧をクランプする第４クランプ回路と、を備える。
【０００６】
本開示の別の態様もまた、オペアンプである。このオペアンプの出力段は、入力段からの中間信号を受ける入力端子と、出力端子と、電源ラインと、接地ラインと、接地ラインと接続された第１電流源と、ゲートが入力端子と接続され、ソースが電源ラインと接続されたＰチャンネルの第１トランジスタと、第１トランジスタのドレインである第１ノードと電源ラインの間に接続された第２電流源と、第１ノードと出力端子の間に接続され、第１ノードの電圧をクランプする第１クランプ回路と、第１電流源と出力端子の間に接続され、第１電流源との接続ノードの電圧をクランプする第２クランプ回路と、中間信号が高いほど大きくなるアシスト電流を生成するアシスト電流生成回路と、アシスト電流生成回路の出力ノードである第２ノードと接地ラインの間に接続された第３電流源と、第２ノードの電圧をクランプする第３クランプ回路と、第２ノードに流れる電流を折り返すカレントミラー回路と、カレントミラー回路の出力ノードと出力端子の間に接続され、カレントミラー回路の出力ノードの電圧をクランプする第４クランプ回路と、を備える。
【０００７】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【図面の簡単な説明】
【０００８】
図１は、オペアンプの回路図である。
図２は、実施形態に係る出力段の回路図である。
図３は、軽負荷状態の出力段の動作を説明する回路図である。
図４は、重負荷状態の出力段の動作を説明する回路図である。
図５は、一実施例に係る出力段の回路図である。
図６は、変形例に係る出力段の回路図である。
図７は、一実施例に係る出力段の回路図である。
【０００９】
［詳細な説明］
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【００１０】
一実施形態に係るオペアンプは、入力段および出力段を有する。出力段は、入力段からの中間信号を受ける入力端子と、出力端子と、電源ラインと、接地ラインと、電源ラインと接続された第１電流源と、ゲートが入力端子と接続され、ソースが接地ラインと接続されたＮチャンネルの第１トランジスタと、第１トランジスタのドレインである第１ノードと接地ラインの間に接続された第２電流源と、第１ノードと出力端子の間に接続され、第１ノードの電圧をクランプする第１クランプ回路と、第１電流源と出力端子の間に接続され、第１電流源との接続ノードの電圧をクランプする第２クランプ回路と、中間信号が低いほど大きくなるアシスト電流を生成するアシスト電流生成回路と、アシスト電流生成回路の出力ノードである第２ノードと接地ラインの間に接続された第３電流源と、第２ノードの電圧をクランプする第３クランプ回路と、第２ノードに流れる電流を折り返すカレントミラー回路と、カレントミラー回路の出力ノードと出力端子の間に接続され、カレントミラー回路の出力ノードの電圧をクランプする第４クランプ回路と、を備える。
（【００１１】以降は省略されています）

関連特許