特許ウォッチ

公開番号2025116720
公報種別公開特許公報(A)
公開日2025-08-08
出願番号2024011317
出願日2024-01-29
発明の名称オペアンプ回路
出願人ローム株式会社
代理人個人,個人
主分類H03F 1/02 20060101AFI20250801BHJP(基本電子回路)
要約【課題】回路電流の増大を抑えつつ、オーバーシュートやアンダーシュートを抑制したオペアンプを提供する。
【解決手段】基準電流源142,144は、ソース接地型AB級出力段130のP型出力トランジスタMP1およびN型出力トランジスタMN1のアイドル電流Iidle_P,Iidle_Nを規定する基準電流Iref_P,Iref_Nを生成する。基準電流源142,144は、基準電流Iref_P,Iref_Nの電流量が制御信号BOOSTに応じて切替え可能である。ブースト回路150は、差動入力信号+IN,-INの電位差ΔVが所定のしきい値電圧ΔVthより大きくなると、基準電流Iref_P,Iref_Nが増加し、差動入力信号の電位差ΔVがしきい値電圧ΔVthより小さくなってから所定時間経過後に、基準電流Iref_P,Iref_Nが元の量に戻るように制御信号BOOSTを生成する。
【選択図】図1
特許請求の範囲【請求項１】
Ｐ型出力トランジスタおよびＮ型出力トランジスタを含むソース接地型のＡＢ級出力段と、
前記Ｐ型出力トランジスタおよび前記Ｎ型出力トランジスタのアイドル電流を規定する基準電流を生成し、前記基準電流の電流量が制御信号に応じて切替え可能である基準電流源と、
差動入力信号の電位差が所定のしきい値電圧より大きくなると、前記基準電流が増加し、前記差動入力信号の電位差が前記しきい値電圧より小さくなってから所定時間経過後に、前記基準電流が元の量に戻るように、前記制御信号を生成するブースト回路と、
を備える、オペアンプ回路。
続きを表示（約 850 文字）【請求項２】
前記基準電流源は、
ゲートにバイアス電圧が印加された第１トランジスタと、
前記第１トランジスタとゲート同士、ソース同士が共通に接続された第２トランジスタと、
前記第１トランジスタのドレインと前記第２トランジスタのドレインの間に接続され、前記制御信号に応じてオン、オフが制御される第３トランジスタと、
を含む、請求項１に記載のオペアンプ回路。
【請求項３】
前記ＡＢ級出力段は、クロスカップル型フィードフォワードＡＢ級出力段である、請求項１または２に記載のオペアンプ回路。
【請求項４】
前記ブースト回路は、
前記差動入力信号の一方が、他方よりも前記しきい値電圧高い電圧を超えると、第１ブースト信号をアサートする第１コンパレータと、
前記差動入力信号の前記他方が、前記一方よりも前記しきい値電圧高い電圧を超えると、第２ブースト信号をアサートする第２コンパレータと、
前記第１ブースト信号と前記第２ブースト信号を論理演算する第１論理ゲートと、
前記第１論理ゲートの一方のエッジを遅延するエッジ遅延回路と、
を含む、請求項１または２に記載のオペアンプ回路。
【請求項５】
前記ブースト回路は、
前記差動入力信号の一方が、他方よりも前記しきい値電圧高い電圧を超えると、第１ブースト信号をアサートする第１コンパレータと、
前記差動入力信号の前記他方が、前記一方よりも前記しきい値電圧高い電圧を超えると、第２ブースト信号をアサートする第２コンパレータと、
前記第１ブースト信号と前記第２ブースト信号にもとづいて、アナログ電圧の反転論理の制御信号を生成する反転ドライバと、
前記第１ブースト信号と前記第２ブースト信号にもとづいて、アナログ電圧の真論理の制御信号を生成する非反転ドライバと、
を含む、請求項１または２に記載のオペアンプ回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、オペアンプ回路に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
電子回路において、オペアンプは重要な回路要素である。応答速度が低いオペアンプにおいて、過渡変動が発生すると、出力電圧がオーバーシュートやアンダーシュートし、オーバーシュートやアンダーシュートが収まるまでの安定化時間が長くなる。
【０００３】
ＡＢ級オペアンプの応答速度と、オペアンプの動作電流は、トレードオフの関係があり、応答速度を高めると、動作電流が増大し、動作電流を小さく設計すると、応答速度が低下する。
【先行技術文献】
【特許文献】
【０００４】
特開２０２３－１７８６７９号公報
【０００５】
［概要］
本開示はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、回路電流の増大を抑えつつ、オーバーシュートやアンダーシュートを抑制したオペアンプの提供にある。
【０００６】
本開示のある態様のオペアンプ回路は、Ｐ型出力トランジスタおよびＮ型出力トランジスタを含むソース接地型のＡＢ級出力段と、Ｐ型出力トランジスタおよびＮ型出力トランジスタのアイドル電流を規定する基準電流を生成し、基準電流の電流量が制御信号に応じて切替え可能である基準電流源と、差動入力信号の電位差が所定のしきい値電圧より大きくなると、基準電流が増加し、差動入力信号の電位差がしきい値電圧より小さくなってから所定時間経過後に、基準電流が元の量に戻るように制御信号を生成するブースト回路と、を備える。
【０００７】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【図面の簡単な説明】
【０００８】
図１は、実施形態に係るオペアンプ回路の回路図である。
図２は、オペアンプ回路を備えるボルテージフォロア回路の回路図である。
図３は、図２のボルテージフォロア回路におけるオペアンプ回路の動作を説明する図である。
図４は、実施例１に係るオペアンプ回路の回路図である。
図５は、実施例２に係るオペアンプ回路の回路図である。
図６は、実施例３に係るオペアンプ回路の回路図である。
図７は、実施例４に係るオペアンプ回路の回路図である。
図８は、一実施例に係るブースト回路の回路図である。
図９は、一実施例に係るブースト回路の回路図である。
【０００９】
［詳細な説明］
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【００１０】
一実施形態に係るオペアンプ回路は、Ｐ型出力トランジスタおよびＮ型出力トランジスタを含むソース接地型のＡＢ級出力段と、Ｐ型出力トランジスタおよびＮ型出力トランジスタのアイドル電流を規定する基準電流を生成し、基準電流の電流量が制御信号に応じて切替え可能である基準電流源と、差動入力信号の電位差が所定のしきい値電圧より大きくなると、基準電流が増加し、差動入力信号の電位差がしきい値電圧より小さくなってから所定時間経過後に、基準電流が元の量に戻るように制御信号を生成するブースト回路と、を備える。
（【００１１】以降は省略されています）

関連特許