特許ウォッチ

公開番号2025116718
公報種別公開特許公報(A)
公開日2025-08-08
出願番号2024011315
出願日2024-01-29
発明の名称オペアンプ回路
出願人ローム株式会社
代理人個人,個人
主分類H03F 3/45 20060101AFI20250801BHJP(基本電子回路)
要約【課題】広い入力電圧範囲で動作可能なオペアンプ回路を提供する。
【解決手段】第3トランジスタM3は、差動対112の一方の第1トランジスタM1と負荷回路116の間に接続され、第4トランジスタM4は、差動対112の他方の第2トランジスタM2と負荷回路116の間に接続される。第1制御回路150は、第1入力信号Vinpと正の相関を有するゲート電圧Vg3を第3トランジスタM3のゲートに供給し、第2入力信号Vinnと正の相関を有するゲート電圧Vg4を第4トランジスタM4のゲートに供給する。第2制御回路160は、第1入力信号Vinpおよび第2入力信号Vinnの少なくとも一方が所定のしきい値より低いとき、第5トランジスタM5および第6トランジスタM6をオンする。
【選択図】図1
特許請求の範囲【請求項１】
差動入力段を備え、前記差動入力段は、
差動入力信号の一方である第１入力信号をゲートに受けるＰ型の第１トランジスタおよび差動入力信号の他方である第２入力信号をゲートに受けるＰ型の第２トランジスタを含む差動対と、
テイル電流をソースするテイル電流源と、
負荷回路と、
前記第１トランジスタと前記負荷回路の間に接続されたＰ型の第３トランジスタと、
前記第２トランジスタと前記負荷回路の間に接続されたＰ型の第４トランジスタと、
前記第３トランジスタと並列に接続された第５トランジスタと、
前記第４トランジスタと並列に接続された第６トランジスタと、
前記第１入力信号と正の相関を有するゲート電圧を前記第３トランジスタのゲートに供給し、前記第２入力信号と正の相関を有するゲート電圧を前記第４トランジスタのゲートに供給する第１制御回路と、
前記第１入力信号および前記第２入力信号の少なくとも一方が所定のしきい値より低いとき、前記第５トランジスタおよび前記第６トランジスタをオンする第２制御回路と、
を備える、オペアンプ回路。
続きを表示（約 1,800 文字）【請求項２】
前記第１制御回路は、
前記第１入力信号をゲートに受けるＮ型の第７トランジスタを含み、前記第７トランジスタのソース電圧を前記第３トランジスタのゲートに供給する第１ソースフォロア回路と、
前記第２入力信号をゲートに受けるＮ型の第８トランジスタを含み、前記第８トランジスタのソース電圧を前記第４トランジスタのゲートに供給する第２ソースフォロア回路と、
を含む、請求項１に記載のオペアンプ回路。
【請求項３】
前記第１ソースフォロア回路は、前記第７トランジスタのソースと接続され、定電流をシンクする第１電流源を含み、
前記第２ソースフォロア回路は、前記第８トランジスタのソースと接続され、定電流をシンクする第２電流源を含む、請求項２に記載のオペアンプ回路。
【請求項４】
前記第２制御回路は、
定電流をソースする第３電流源と、
ゲートに前記第１入力信号を受け、ソースが前記第３電流源と接続され、ドレインが接地されたＰ型の第９トランジスタと、
ゲートに前記第２入力信号を受け、ソースが前記第３電流源と接続され、ドレインが接地されたＰ型の第１０トランジスタと、
を含み、前記第９トランジスタおよび前記第１０トランジスタの共通に接続されたソースに発生する検出電圧が所定電圧より低いときに、前記第５トランジスタおよび前記第６トランジスタをオンする、請求項１から３のいずれかに記載のオペアンプ回路。
【請求項５】
前記第２制御回路は、前記検出電圧を前記所定電圧と比較するコンパレータを含み、前記コンパレータの出力に応じて、前記第５トランジスタおよび前記第６トランジスタを制御する、請求項４に記載のオペアンプ回路。
【請求項６】
前記第２制御回路は、前記検出電圧を受けるインバータを含み、前記インバータの出力に応じて、前記第５トランジスタおよび前記第６トランジスタを制御する、請求項４に記載のオペアンプ回路。
【請求項７】
前記第５トランジスタおよび前記第６トランジスタはＮ型である、請求項１から３のいずれかに記載のオペアンプ回路。
【請求項８】
差動入力段を備え、前記差動入力段は、
差動入力信号の一方である第１入力信号をゲートに受けるＮ型の第１トランジスタおよび差動入力信号の他方である第２入力信号をゲートに受けるＮ型の第２トランジスタを含む差動対と、
テイル電流をシンクするテイル電流源と、
負荷回路と、
前記第１トランジスタと前記負荷回路の間に接続されたＮ型の第３トランジスタと、
前記第２トランジスタと前記負荷回路の間に接続されたＮ型の第４トランジスタと、
前記第３トランジスタと並列に接続された第５トランジスタと、
前記第４トランジスタと並列に接続された第６トランジスタと、
前記第１入力信号と正の相関を有するゲート電圧を前記第３トランジスタのゲートに供給し、前記第２入力信号と正の相関を有するゲート電圧を前記第４トランジスタのゲートに供給する第１制御回路と、
前記第１入力信号および前記第２入力信号の少なくとも一方が所定のしきい値より高いとき、前記第５トランジスタおよび前記第６トランジスタをオンする第２制御回路と、
を備える、オペアンプ回路。
【請求項９】
前記第１制御回路は、
前記第１入力信号をゲートに受けるＰ型の第７トランジスタを含み、前記第７トランジスタのソース電圧を前記第３トランジスタのゲートに供給する第１ソースフォロア回路と、
前記第２入力信号をゲートに受けるＰ型の第８トランジスタを含み、前記第８トランジスタのソース電圧を前記第４トランジスタのゲートに供給する第２ソースフォロア回路と、
を含む、請求項８に記載のオペアンプ回路。
【請求項１０】
前記第１ソースフォロア回路は、前記第７トランジスタのソースと接続され、定電流をソースする第１電流源を含み、
前記第２ソースフォロア回路は、前記第８トランジスタのソースと接続され、定電流をソースする第２電流源を含む、請求項９に記載のオペアンプ回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、オペアンプ回路に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
オペアンプは、差動入力段および出力段を備える。差動入力段の回路形式は、所望の動作範囲に応じて選択、設計される。
【０００３】
Ｐ型（Ｐチャンネル）のＭＯＳトランジスタを差動入力とする入力段において、動作電圧範囲を接地電圧側に広げたい場合、差動入力トランジスタのドレイン電圧は、低く固定するのが一般的である。
【先行技術文献】
【特許文献】
【０００４】
特開２０２３－１３４５３５号公報
【０００５】
このような構成において、動作電圧範囲を電源電圧側にも広げたい場合、差動入力トランジスタを高耐圧素子で構成する必要があり、高コスト化の要因となっている。
【０００６】
同様の問題は、Ｎ型（Ｎチャンネル）のＭＯＳトランジスタを差動入力とする入力段においても生じうる。
【０００７】
［概要］
本開示はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、広い入力電圧範囲で動作可能なオペアンプ回路の提供にある。
【０００８】
本開示のある態様のオペアンプ回路は、差動入力段を備える。差動入力段は、差動入力信号の一方である第１入力信号をゲートに受けるＰ型の第１トランジスタおよび差動入力信号の他方である第２入力信号をゲートに受けるＰ型の第２トランジスタを含む差動対と、テイル電流をソースするテイル電流源と、負荷回路と、第１トランジスタと負荷回路の間に接続されたＰ型の第３トランジスタと、第２トランジスタと負荷回路の間に接続されたＰ型の第４トランジスタと、第３トランジスタと並列に接続された第５トランジスタと、第４トランジスタと並列に接続された第６トランジスタと、第１入力信号と正の相関を有するゲート電圧を第３トランジスタのゲートに供給し、第２入力信号と正の相関を有するゲート電圧を第４トランジスタのゲートに供給する第１制御回路と、第１入力信号および第２入力信号の少なくとも一方が所定のしきい値より低いとき、第５トランジスタおよび第６トランジスタをオンする第２制御回路と、を備える。
【０００９】
本開示の別の態様もまた、オペアンプ回路である。このオペアンプ回路は、差動入力段を備え、差動入力段は、差動入力信号の一方である第１入力信号をゲートに受けるＮ型の第１トランジスタおよび差動入力信号の他方である第２入力信号をゲートに受けるＮ型の第２トランジスタを含む差動対と、テイル電流をシンクするテイル電流源と、負荷回路と、第１トランジスタと負荷回路の間に接続されたＮ型の第３トランジスタと、第２トランジスタと負荷回路の間に接続されたＮ型の第４トランジスタと、第３トランジスタと並列に接続された第５トランジスタと、第４トランジスタと並列に接続された第６トランジスタと、第１入力信号と正の相関を有するゲート電圧を第３トランジスタのゲートに供給し、第２入力信号と正の相関を有するゲート電圧を第４トランジスタのゲートに供給する第１制御回路と、第１入力信号および第２入力信号の少なくとも一方が所定のしきい値より高いとき、第５トランジスタおよび第６トランジスタをオンする第２制御回路と、を備える。
【００１０】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許