特許ウォッチ

公開番号2025106736
公報種別公開特許公報(A)
公開日2025-07-16
出願番号2024000304
出願日2024-01-04
発明の名称半導体装置及び半導体モジュール
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H10D 30/66 20250101AFI20250709BHJP()
要約【課題】電流ノイズを低減しつつ、ターンオン損失を低減できる半導体装置及び半導体モジュールの提供。
【解決手段】半導体装置は、互いに独立して制御される第1ゲート電極、第2ゲート電極、及び第3ゲート電極であって、第1ゲート電極がターンオンしてからターンオフするまでの期間において、第2ゲート電極のオン期間は第1ゲート電極のオン期間よりも短く、第3ゲート電極のオン期間は第2ゲート電極のオン期間よりも短い、第1ゲート電極、第2ゲート電極、及び第3ゲート電極を備える。第3ゲート電極の第3ゲート電圧が第3しきい値電圧に達する時点、及び第3ゲート電圧の第3ミラー期間の開始時点が、第1ゲート電極の第1ゲート電圧の第1ミラー期間の間、及び第2ゲート電極の第2ゲート電圧の第2ミラー期間の間にある。
【選択図】図3
特許請求の範囲【請求項１】
互いに独立して制御される第１ゲート電極、第２ゲート電極、及び第３ゲート電極であって、前記第１ゲート電極がターンオンしてからターンオフするまでの期間において、前記第２ゲート電極のオン期間は、前記第１ゲート電極のオン期間よりも短く、前記第３ゲート電極のオン期間は、前記第２ゲート電極のオン期間よりも短い、前記第１ゲート電極、前記第２ゲート電極、及び前記第３ゲート電極を備え、
前記第３ゲート電極の第３ゲート電圧が第３しきい値電圧に達する時点、及び前記第３ゲート電圧の第３ミラー期間の開始時点が、前記第１ゲート電極の第１ゲート電圧の第１ミラー期間の間、及び前記第２ゲート電極の第２ゲート電圧の第２ミラー期間の間にある、半導体装置。
続きを表示（約 980 文字）【請求項２】
前記第３ゲート電極のゲート時定数は、前記第１ゲート電極のゲート時定数及び前記第２ゲート電極のゲート時定数よりも小さい、請求項１に記載の半導体装置。
【請求項３】
互いに独立して制御される第１ゲート電極及び第２ゲート電極であって、前記第１ゲート電極がターンオンしてからターンオフするまでの期間において、前記第２ゲート電極のオン期間は、前記第１ゲート電極のオン期間よりも短い、前記第１ゲート電極及び前記第２ゲート電極を備え、
前記第２ゲート電極の第２ゲート電圧が第２しきい値電圧に達する時点、及び前記第２ゲート電圧の第２ミラー期間の開始時点が、前記第１ゲート電極の第１ゲート電圧の第１ミラー期間の間にある、半導体装置。
【請求項４】
前記第２ゲート電極のゲート時定数は、前記第１ゲート電極のゲート時定数よりも小さい、請求項３に記載の半導体装置。
【請求項５】
ＩＧＢＴ（Insulated Gate Bipolar Transistor）を含む、請求項１から４のいずれか１つに記載の半導体装置。
【請求項６】
請求項１に記載の半導体装置と、
前記第１ゲート電極、前記第２ゲート電極、及び前記第３ゲート電極と電気的に接続された駆動回路と、
を備える、半導体モジュール。
【請求項７】
前記半導体装置は、電圧源とグラウンドとの間に直列接続された第１半導体装置及び第２半導体装置を有し、
前記第１半導体装置及び前記第２半導体装置のそれぞれが、前記第１ゲート電極、前記第２ゲート電極、及び前記第３ゲート電極を有する、請求項６に記載の半導体モジュール。
【請求項８】
請求項３に記載の半導体装置と、
前記第１ゲート電極、前記第２ゲート電極、及び前記第３ゲート電極と電気的に接続された駆動回路と、
を備える、半導体モジュール。
【請求項９】
前記半導体装置は、電圧源とグラウンドとの間に直列接続された第１半導体装置及び第２半導体装置を有し、
前記第１半導体装置及び前記第２半導体装置のそれぞれが、前記第１ゲート電極及び前記第２ゲート電極を有する、請求項８に記載の半導体モジュール。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置及び半導体モジュールに関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
高耐圧、大電流を制御するパワー半導体装置としてＩＧＢＴ（Insulated Gate Bipolar Transistor）が広く用いられている。スイッチング素子として用いられるＩＧＢＴには、ターンオン時の損失が低いことが望まれる。そこで、ゲート電極を３系統に分け、３系統目のゲート電極をターンオン時のみ駆動させることでターンオン損失の低減を可能としたトリプルゲート構造のＩＧＢＴが提案されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－１４１３０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、電流ノイズを低減しつつ、ターンオン損失を低減できる半導体装置及び半導体モジュールの提供を目的とする。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、半導体装置は、互いに独立して制御される第１ゲート電極、第２ゲート電極、及び第３ゲート電極であって、前記第１ゲート電極がターンオンしてからターンオフするまでの期間において、前記第２ゲート電極のオン期間は、前記第１ゲート電極のオン期間よりも短く、前記第３ゲート電極のオン期間は、前記第２ゲート電極のオン期間よりも短い、前記第１ゲート電極、前記第２ゲート電極、及び前記第３ゲート電極を備え、前記第３ゲート電極の第３ゲート電圧が第３しきい値電圧に達する時点、及び前記第３ゲート電圧の第３ミラー期間の開始時点が、前記第１ゲート電極の第１ゲート電圧の第１ミラー期間の間、及び前記第２ゲート電極の第２ゲート電圧の第２ミラー期間の間にある。
【図面の簡単な説明】
【０００６】
実施形態の半導体モジュールの構成を示す模式図である。
実施形態の半導体装置の断面斜視図である。
（ａ）～（ｃ）は、第１実施形態の半導体装置のゲート電圧のタイミングチャートである。
図４（ａ）は、第１実施形態の半導体装置のターンオン時のゲート電圧のタイミングチャートであり、図４（ｂ）は、第１実施形態の半導体装置のターンオン時の電流Ｉｃ及び電圧Ｖｃｅの時間変化を示すグラフである。
図５（ａ）は、ＩＧＢＴのターンオン損失Ｅｏｎと、ｄＩｃ／ｄｔの測定結果を示すグラフであり、図５（ｂ）は、ＩＧＢＴのターンオン損失Ｅｏｎと、電流のリンギングの最大値Ｉｃ_ｍａｘの測定結果を示すグラフである。
図６（ａ）及び（ｂ）は、第１実施形態の半導体装置のターンオン時のゲート電圧のタイミングチャートである。
図７（ａ）及び（ｂ）は、第２実施形態の半導体装置のゲート電圧のタイミングチャートである。
【発明を実施するための形態】
【０００７】
以下に、実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、同一または同様の要素には、同じ符号を付している。
【０００８】
［第１実施形態］
図１に示すように、第１実施形態の半導体モジュール１は、第１半導体装置１０１と、第２半導体装置１０２と、第１半導体装置１０１及び第２半導体装置１０２を駆動する駆動装置５０とを備える。
【０００９】
第１半導体装置１０１及び第２半導体装置１０２は、例えば、ＩＧＢＴを含み、同じ構成を有する。本明細書において、第１半導体装置１０１と第２半導体装置１０２とを区別せずに、単に半導体装置１００と言う場合もある。
【００１０】
第１半導体装置１０１及び第２半導体装置１０２のそれぞれは、コレクタ電極２２、エミッタ電極２１、第１ゲート電極ＭＧ、第２ゲート電極ＣＧｐ、及び第３ゲート電極ＣＧｓ１を有する。第１ゲート電極ＭＧ、第２ゲート電極ＣＧｐ、及び第３ゲート電極ＣＧｓ１は、互いに電気的に独立して制御される。
（【００１１】以降は省略されています）

関連特許