TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2025131296
公報種別
公開特許公報(A)
公開日
2025-09-09
出願番号
2024028956
出願日
2024-02-28
発明の名称
半導体装置及びその製造方法
出願人
ミツミ電機株式会社
代理人
個人
,
個人
主分類
H10D
30/60 20250101AFI20250902BHJP()
要約
【課題】ソース・ドレイン耐圧の低下を抑制する半導体装置を提供する。
【解決手段】半導体装置100は、半導体基板10と、第1導電型であるウエル領域12と、第2導電型であるソース領域20と、第2導電型であるドレイン領域22と、ソース領域とドレイン領域との間における半導体基板上に設けられたゲート酸化膜24と、ゲート酸化膜とドレイン領域との間に設けられた素子分離酸化膜28aと、ゲート電極26と、ドレイン領域下のウエル領域内に設けられ、第2導電型である第1拡散領域16と、第1拡散領域とゲート酸化膜との間のウエル領域内に設けられ、第2導電型である第2拡散領域14と、第1拡散領域下のウエル領域に設けられ、ソース領域側の端は第2拡散領域の端よりドレイン領域側に位置し、ウエル領域より不純物濃度が高い第1導電型である第3拡散領域18と、を備える。
【選択図】図1
特許請求の範囲
【請求項1】
半導体基板と、
前記半導体基板内に設けられた第1導電型であるウエル領域と、
前記ウエル領域の上部に設けられ、前記第1導電型と異なる第2導電型であるソース領域と、
前記ウエル領域の上部に設けられ、前記第2導電型であるドレイン領域と、
前記ソース領域と前記ドレイン領域との間における前記半導体基板上に設けられたゲート酸化膜と、
前記ゲート酸化膜と前記ドレイン領域との間における前記半導体基板上に設けられた素子分離酸化膜と、
前記ゲート酸化膜上に設けられたゲート電極と、
前記ドレイン領域下の前記ウエル領域内に設けられ、前記第2導電型である第1拡散領域と、
前記第1拡散領域と前記ゲート酸化膜との間の前記ウエル領域内に設けられ、前記第2導電型である第2拡散領域と、
前記第1拡散領域下の前記ウエル領域に設けられ、前記ソース領域側の端は前記第2拡散領域の端より前記ドレイン領域側に位置し、前記ウエル領域より不純物濃度が高い前記第1導電型である第3拡散領域と、
を備える半導体装置。
続きを表示(約 1,000 文字)
【請求項2】
前記第1拡散領域の不純物濃度は前記第2拡散領域の不純物濃度より高い請求項1に記載の半導体装置。
【請求項3】
前記第1拡散領域の前記ソース領域側の端は、前記素子分離酸化膜の前記ソース領域側の端より前記ドレイン領域側に位置し、
前記第2拡散領域の前記ソース領域側の端は、前記素子分離酸化膜の前記ソース領域側の端より前記ソース領域側に位置する請求項2に記載の半導体装置。
【請求項4】
前記第3拡散領域の前記ソース領域側の端は、前記素子分離酸化膜の前記ソース領域側の端より前記ドレイン領域側に位置する請求項3に記載の半導体装置。
【請求項5】
前記第3拡散領域の前記ソース領域側の端は、前記素子分離酸化膜の前記ソース領域側の端と前記素子分離酸化膜の前記ドレイン領域側の端との中点より前記ドレイン領域側に位置する請求項3に記載の半導体装置。
【請求項6】
前記第1拡散領域の下面は前記第2拡散領域の下面より深い請求項2から5のいずれか一項に記載の半導体装置。
【請求項7】
前記第1導電型はP型であり、前記第2導電型はN型である請求項1から5のいずれか一項に記載の半導体装置。
【請求項8】
半導体基板内に設けられた第1導電型であるウエル領域と、前記ウエル領域の上部に設けられ、前記第1導電型と異なる第2導電型であるソース領域と、前記ウエル領域の上部に設けられ、前記第2導電型であるドレイン領域と、前記ソース領域と前記ドレイン領域との間における前記半導体基板上に設けられたゲート酸化膜と、前記ゲート酸化膜と前記ドレイン領域との間における前記半導体基板上に設けられた素子分離酸化膜と、前記ゲート酸化膜上に設けられたゲート電極と、を備える半導体装置の製造方法であって、
前記半導体基板の厚さ方向から見て前記ドレイン領域下となる第1範囲にイオン注入することで、前記第2導電型である第1拡散領域を形成する工程と、
前記第1範囲の前記ゲート酸化膜となる領域側を含む第2範囲に、イオン注入することで前記第2導電型である第2拡散領域を形成する工程と、
前記第1範囲と重なり、前記ソース領域となる領域側の端は前記第2範囲の前記ソース領域となる領域側の端より前記ドレイン領域となる領域側に位置し、前記ウエル領域より不純物濃度が高い前記第1導電型である第3拡散領域を形成する工程と、
を含む半導体装置の製造方法。
発明の詳細な説明
【技術分野】
【0001】
本開示は、半導体装置及びその製造方法に関する。
続きを表示(約 2,300 文字)
【背景技術】
【0002】
高耐圧MOS(Metal Oxide Semiconductor)トランジスタにおいて、ドレイン領域下のウエル領域内及びドレイン領域とゲート電極との間のウエル領域内にドレイン領域と同じ導電型の第1拡散領域を設ける。第1拡散領域下にウエル領域より不純物濃度が高くウエル領域と同じ導電型の第2拡散領域を設けることが知られている(例えば、特許文献1)。
【先行技術文献】
【特許文献】
【0003】
特開2014-157848号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、第1拡散領域と第2拡散領域との間の電界強度が高くなり、ソース・ドレイン耐圧が低下する可能性がある。
【0005】
本開示は、ソース・ドレイン耐圧の低下を抑制する半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【0006】
本開示の実施形態によれば、半導体装置は、半導体基板と、前記半導体基板内に設けられた第1導電型であるウエル領域と、前記ウエル領域の上部に設けられ、前記第1導電型と異なる第2導電型であるソース領域と、前記ウエル領域の上部に設けられ、前記第2導電型であるドレイン領域と、前記ソース領域と前記ドレイン領域との間における前記半導体基板上に設けられたゲート酸化膜と、前記ゲート酸化膜と前記ドレイン領域との間における前記半導体基板上に設けられた素子分離酸化膜と、前記ゲート酸化膜上に設けられたゲート電極と、前記ドレイン領域下の前記ウエル領域内に設けられ、前記第2導電型である第1拡散領域と、前記第1拡散領域と前記ゲート酸化膜との間の前記ウエル領域内に設けられ、前記第2導電型である第2拡散領域と、前記第1拡散領域下の前記ウエル領域に設けられ、前記ソース領域側の端は前記第2拡散領域の端より前記ドレイン領域側に位置し、前記ウエル領域より不純物濃度が高い前記第1導電型である第3拡散領域と、を備える。
【0007】
本開示の実施形態によれば、半導体装置の製造方法は、半導体基板内に設けられた第1導電型であるウエル領域と、前記ウエル領域の上部に設けられ、前記第1導電型と異なる第2導電型であるソース領域と、前記ウエル領域の上部に設けられ、前記第2導電型であるドレイン領域と、前記ソース領域と前記ドレイン領域との間における前記半導体基板上に設けられたゲート酸化膜と、前記ゲート酸化膜と前記ドレイン領域との間における前記半導体基板上に設けられた素子分離酸化膜と、前記ゲート酸化膜上に設けられたゲート電極と、を備える半導体装置の製造方法であって、前記半導体基板の厚さ方向から見て前記ドレイン領域下となる第1範囲にイオン注入することで、前記第2導電型である第1拡散領域を形成する工程と、前記第1範囲の前記ゲート酸化膜となる領域側を含む第2範囲に、イオン注入することで前記第2導電型である第2拡散領域を形成する工程と、前記第1範囲と重なり、前記ソース領域となる領域側の端は前記第2範囲の前記ソース領域となる領域側の端より前記ドレイン領域となる領域側に位置し、前記ウエル領域より不純物濃度が高い前記第1導電型である第3拡散領域を形成する工程と、を含む。
【発明の効果】
【0008】
本開示によれば、ソース・ドレイン耐圧の低下を抑制することができる。
【図面の簡単な説明】
【0009】
図1は、第1実施形態に係る半導体装置の断面図である。
図2は、図1のB-B断面、C-C断面及びD-D断面の深さに対する不純物濃度を示すシミュレーション結果を示す図である。
図3は、図1のA-A断面における位置に対するP型不純物濃度を示す模式図である。
図4(a)及び図4(b)は、第1実施形態に係る半導体装置の製造方法を示す断面図である。
図5(a)及び図5(b)は、第1実施形態に係る半導体装置の製造方法を示す断面図である。
図6(a)及び図6(b)は、第1実施形態に係る半導体装置の製造方法を示す断面図である。
図7(a)及び図7(b)は、第1実施形態に係る半導体装置の製造方法を示す断面図である。
図8(a)及び図8(b)は、それぞれ第1比較例及び第2比較例に係る半導体装置の製造方法を示す断面図である。
図9(a)は、半導体装置100及び110のゲート電圧Vgに対する基板電流を示す図、図9(b)及び図9(c)は、それぞれ半導体装置110及び100のドレイン電圧Vdに対するドレイン電流Idを示す図である。
図10(a)は、第1実施形態における基板電圧に対するリーク電流を示す図、図10(b)は、ドーズ量に対する閾値電圧を示す図である。
図11は、第2実施形態に係る半導体装置の断面図である。
【発明を実施するための形態】
【0010】
以下、図面を参照して本開示を実施するための形態について詳細に説明する。下記の実施形態は、発明の技術思想を具体化するための例示であり、本発明を記載された構成や数値に限定するものではない。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を適宜省略する場合がある。各図面が示す各部材の大きさ、位置関係等は、発明の理解を容易にするために誇張して描かれている場合がある。
(【0011】以降は省略されています)
この特許をJ-PlatPat(特許庁公式サイト)で参照する
関連特許
ミツミ電機株式会社
半導体集積回路及びそれを備える装置、並びにバスシステム
11日前
エイブリック株式会社
半導体装置
1か月前
富士電機株式会社
半導体装置
今日
富士電機株式会社
半導体装置
1か月前
富士電機株式会社
半導体装置
1か月前
富士電機株式会社
半導体装置
18日前
富士電機株式会社
半導体装置
1か月前
富士電機株式会社
半導体装置
1か月前
三菱電機株式会社
半導体装置
1か月前
国立大学法人 和歌山大学
光検出器
1か月前
三菱電機株式会社
半導体装置
27日前
AGC株式会社
太陽電池モジュール
3日前
キヤノン株式会社
有機発光素子
10日前
ミツミ電機株式会社
センサ装置
1か月前
株式会社半導体エネルギー研究所
半導体装置
1か月前
株式会社半導体エネルギー研究所
半導体装置
1か月前
日亜化学工業株式会社
発光装置
18日前
株式会社半導体エネルギー研究所
半導体装置
19日前
株式会社半導体エネルギー研究所
半導体装置
1か月前
ローム株式会社
窒化物半導体装置
24日前
住友電気工業株式会社
半導体装置
10日前
株式会社半導体エネルギー研究所
発光デバイス
1か月前
株式会社半導体エネルギー研究所
発光デバイス
1か月前
ローム株式会社
窒化物半導体装置
18日前
株式会社半導体エネルギー研究所
発光デバイス
1か月前
エイブリック株式会社
保護回路及び半導体装置
1か月前
住友電気工業株式会社
半導体装置
10日前
ローム株式会社
窒化物半導体装置
1か月前
株式会社カネカ
太陽光発電システム
19日前
三菱電機株式会社
半導体装置
4日前
日亜化学工業株式会社
発光素子
21日前
個人
半導体装置
20日前
キオクシア株式会社
磁気メモリ
1か月前
キオクシア株式会社
半導体装置
4日前
国立大学法人東京科学大学
半導体装置
19日前
日亜化学工業株式会社
光源及び基板
10日前
続きを見る
他の特許を見る