特許ウォッチ

公開番号2025126148
公報種別公開特許公報(A)
公開日2025-08-28
出願番号2025020785
出願日2025-02-12
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H10D 30/67 20250101AFI20250821BHJP()
要約【課題】微細化が容易な半導体装置を提供する。高集積化が可能な半導体装置を提供する。
【解決手段】半導体装置は、第1乃至第3の導電層、半導体層、第1乃至第3の絶縁層を有する。第1の絶縁層は第1の導電層上に位置し、且つ、第1の導電層に達するスリットを有する。第2の導電層は第1の絶縁層上に位置する。半導体層は第2の導電層の側面に接する部分、スリットの内部において第1の絶縁層の側面と接する部分、及びスリットの内部において第1の導電層の上面と接する部分を有する。第2の絶縁層はスリットの内部において半導体層を覆う。第3の導電層はスリットの内部において第2の絶縁層を覆う。第2の導電層、半導体層、第2の絶縁層、及び第3の導電層は、それぞれ上面の高さが概略一致する。第3の絶縁層は第2の導電層、半導体層、第2の絶縁層、及び第3の導電層のそれぞれの上面に接する。
【選択図】図4
特許請求の範囲【請求項１】
第１の導電層、第２の導電層、第３の導電層、半導体層、第１の絶縁層、第２の絶縁層、及び第３の絶縁層を有し、
前記第１の絶縁層は、前記第１の導電層上に位置し、且つ、前記第１の導電層に達するスリットを有し、
前記第２の導電層は、前記第１の絶縁層上に位置し、
前記半導体層は、前記第２の導電層の側面に接する部分、前記スリットの内部において前記第１の絶縁層の側面と接する部分、及び前記スリットの内部において前記第１の導電層の上面と接する部分を有し、
前記第２の絶縁層は、前記スリットの内部において前記半導体層を覆い、
前記第３の導電層は、前記スリットの内部において前記第２の絶縁層を覆い、
前記第２の導電層、前記半導体層、前記第２の絶縁層、及び前記第３の導電層は、それぞれ上面の高さが概略一致し、
前記第３の絶縁層は、前記第２の導電層、前記半導体層、前記第２の絶縁層、及び前記第３の導電層のそれぞれの上面に接する、
半導体装置。
続きを表示（約 1,300 文字）【請求項２】
請求項１において、
接続電極と、第４の導電層を有し、
前記スリットは、第１の方向に延在し、
前記第３の導電層は、前記スリットの内部において、前記第１の方向に延在し、
前記第４の導電層は、前記第３の絶縁層上に位置し、且つ、前記第１の方向と交差する第２の方向に延在し、
前記接続電極は、前記第３の絶縁層の開口部を介して前記第２の導電層及び前記第４の導電層と接する、
半導体装置。
【請求項３】
請求項１において、
前記第１の導電層は、前記スリットと重なる領域に凹部を有し、
前記半導体層、前記第２の絶縁層、及び前記第３の導電層は、それぞれ底部が前記凹部に沿って設けられる、
半導体装置。
【請求項４】
請求項１において、
前記半導体層は、第１の金属酸化物を有し、
前記第１の導電層は、第２の金属酸化物を有し、
前記第１の金属酸化物と、前記第２の金属酸化物は、Ｉｎ、Ｓｎ、Ｚｎ、Ｇａ、及びＴｉのうち、同じ元素を一以上含む、
半導体装置。
【請求項５】
請求項１において、
前記半導体層は、第１の金属酸化物を有し、
前記第１の導電層は、第２の金属酸化物を有し、
前記第１の金属酸化物と、前記第２の金属酸化物は、それぞれＩｎを含む、
半導体装置。
【請求項６】
請求項１において、
前記半導体層は、第１の金属酸化物を有し、
前記第２の導電層は、第３の金属酸化物を有し、
前記第１の金属酸化物と、前記第３の金属酸化物は、Ｉｎ、Ｓｎ、Ｚｎ、Ｇａ、及びＴｉのうち、同じ元素を一以上含む、
半導体装置。
【請求項７】
請求項１において、
前記半導体層は、第１の金属酸化物を有し、
前記第２の導電層は、第３の金属酸化物を有し、
前記第１の金属酸化物と、前記第３の金属酸化物は、それぞれＩｎを含む、
半導体装置。
【請求項８】
請求項１において、
前記第２の絶縁層は、絶縁性を示す膜と、強誘電性を示す膜と、を有し、
前記強誘電性を示す膜は、酸化ハフニウム、酸化ジルコニウム、またはハフニウムとジルコニウムを含む酸化物を含む、
半導体装置。
【請求項９】
請求項１において、
前記第１の導電層よりも下方に第５の導電層と、第４の絶縁層と、を有し、
前記第４の絶縁層は、前記第１の導電層と前記第５の導電層との間に位置する部分を有する、
半導体装置。
【請求項１０】
請求項９において、
前記第５の導電層は、凹部を有し、
前記第４の絶縁層は、前記凹部に沿って設けられる部分を有し、
前記第１の導電層は、前記第４の絶縁層を介して前記凹部内に位置する部分を有する、
半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の一態様は、半導体装置に関する。本発明の一態様は、トランジスタに関する。本発明の一態様は、記憶装置に関する。
続きを表示（約 1,500 文字）【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
【背景技術】
【０００３】
近年、半導体装置の開発が進められ、ＣＰＵ、メモリ、またはこれら以外のＬＳＩが主に半導体装置に用いられている。ＣＰＵは、半導体ウェハを加工し、チップ化された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
【０００４】
ＣＰＵ、メモリ、またはこれら以外のＬＳＩの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線基板に実装され、様々な電子機器の部品の一つとして用いられる。
【０００５】
また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路、及び画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００６】
また、酸化物半導体を用いたトランジスタは、非導通状態におけるリーク電流が極めて小さいことが知られている。例えば、特許文献１には、リーク電流が小さいという特性を応用した低消費電力のＣＰＵなどが開示されている。また、例えば、特許文献２には、長期にわたり記憶内容を保持することができる記憶装置などが、開示されている。
【０００７】
また、近年では電子機器の小型化、軽量化に伴い、集積回路のさらなる高密度化への要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。例えば、特許文献３では、酸化物半導体膜を用いる第１のトランジスタと、酸化物半導体膜を用いる第２のトランジスタとを積層させることで、メモリセルを複数重畳して設けることにより、集積回路の高密度化を図る技術が開示されている。また、特許文献４には、酸化物半導体の側面がゲート絶縁体を介してゲート電極に覆われている縦型のトランジスタが開示されている。
【先行技術文献】
【特許文献】
【０００８】
特開２０１２－２５７１８７号公報
特開２０１１－１５１３８３号公報
国際公開第２０２１／０５３４７３号
特開２０１３－２１１５３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の一態様は、微細化が容易な半導体装置を提供することを課題の一とする。または、高集積化が可能な半導体装置を提供することを課題の一とする。または、配線の負荷が低減された半導体装置を提供することを課題の一とする。または、信頼性の高い半導体装置を提供することを課題の一とする。または、良好な電気特性を示す半導体装置を提供することを課題の一とする。または、動作速度が高い半導体装置を提供することを課題の一とする。
【００１０】
本発明の一態様は、新規な構成を有する半導体装置、記憶装置、または電子機器を提供することを課題の一とする。本発明の一態様は、先行技術の問題点の少なくとも一を、少なくとも軽減することを課題の一とする。
（【００１１】以降は省略されています）

関連特許