特許ウォッチ

公開番号2025144927
公報種別公開特許公報(A)
公開日2025-10-03
出願番号2024044849
出願日2024-03-21
発明の名称半導体装置
出願人サンケン電気株式会社
代理人個人,個人
主分類H10D 12/00 20250101AFI20250926BHJP()
要約【課題】高い信頼性で高耐圧化が図れる半導体装置を得る。
【解決手段】第1導電型の第1半導体領域11と、第1半導体領域11上に第1導電型の逆の第2導電型の第2半導体領域12を有する半導体基板10において、平面視において、半導体素子が形成された素子領域と、当該素子領域よりも前記半導体基板の端部側の終端領域と、が形成された半導体装置であって、終端領域に、上面側から第2半導体領域12を貫通し第1半導体領域11に達するように形成され、浮遊状態の導電層が内部に形成され、平面視において並行に形成された複数の溝構造T2を具備し、半導体基板10における複数の溝構造T2の底部に、第1半導体領域11よりも不純物濃度が高い第1導電型の第3半導体領域41が設けられた。
【選択図】図1
特許請求の範囲【請求項１】
第１導電型の第１半導体領域と、前記第１半導体領域上に前記第１導電型の逆の第２導電型の第２半導体領域を有する半導体基板において、平面視において、半導体素子が形成された素子領域と、当該素子領域よりも前記半導体基板の端部側の終端領域と、が形成された半導体装置であって、
前記終端領域に、
上面側から前記第２半導体領域を貫通し前記第１半導体領域に達するように形成され、浮遊状態の導電層が内部に形成され、平面視において並行に形成された複数の溝構造を具備し、
前記半導体基板における複数の前記溝構造の底部に、前記第１半導体領域よりも不純物濃度が高い第１導電型の第３半導体領域が設けられたことを特徴とする半導体装置。
続きを表示（約 1,100 文字）【請求項２】
平面視において、前記第３半導体領域は、前記素子領域を囲むように環状に形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第３半導体領域は、複数の前記溝構造のうち前記端部側に位置する前記溝構造の底部には設けられていないことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第３半導体領域は、複数の前記溝構造のうち前記素子領域側に位置する前記溝構造の底部には設けられていないことを特徴とする請求項１に記載の半導体装置。
【請求項５】
第１導電型の第１半導体領域と、前記第１半導体領域上に前記第１導電型の逆の第２導電型の第２半導体領域を有する半導体基板において、平面視において、半導体素子が形成された素子領域と、当該素子領域よりも前記半導体基板の端部側の終端領域と、が形成された半導体装置であって、
前記終端領域に、
上面側から前記第２半導体領域を貫通し前記第１半導体領域に達するように形成され、浮遊状態の導電層が内部に形成され、平面視において並行に形成された複数の溝構造を具備し、
前記素子領域側において隣接して設けられた前記溝構造間の前記第２半導体領域、及び前記端部側で隣接して設けられた前記溝構造間の前記第２半導体領域の深さよりも、当該素子領域側と当該端部側の間において隣接して設けられた前記溝構造間の前記第２半導体領域の深さが浅く形成された浅接合領域が設けられたことを特徴とする半導体装置。
【請求項６】
前記浅接合領域は隣り合う少なくとも３つ以上の前記溝構造間に形成されたことを特徴とする請求項５に記載の半導体装置。
【請求項７】
平面視において、前記浅接合領域は、前記素子領域を囲む環状に形成されたことを特徴とする請求項５に記載の半導体装置。
【請求項８】
平面視における複数の前記溝構造よりも前記端部側において、前記第１半導体領域と電気的に接続された終端電極を具備することを特徴とする請求項１又は５に記載の半導体装置。
【請求項９】
前記終端電極は前記素子領域側で絶縁層を介して前記第１半導体領域と対向するフィールドプレート部を備え、
前記フィールドプレート部は前記端部側の前記溝構造の上方まで延伸していないことを特徴とする請求項８に記載の半導体装置。
【請求項１０】
隣接する２つの前記溝構造の間隔は、前記端部側よりも前記素子領域側で広いことを特徴とする請求項１から請求項９までのいずれか１項に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、パワー半導体素子のチップの終端側において電界強度が局所的に高まることを抑制する終端領域を有する半導体装置の構造に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
スイッチング素子の耐圧を高めるために、スイッチング素子が形成された領域（素子領域）の外側を囲むように、電界強度が局所的に高まることを抑制するための構造が設けられた終端領域が設けられる。
【０００３】
スイッチング素子として、例えばトレンチ型（トレンチ内のゲート電極の電位によってオン・オフが制御される）ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等が用いられる場合においては、終端領域内の構造も、同様のトレンチ構造を用いることが、製造工程を簡略化するために好ましい。特許文献１、２には、このような終端領域を有する半導体装置が記載されている。
【０００４】
図９は、この半導体装置９における素子領域の一部分における断面図であり、図１０は、終端領域の一部分における断面図である。素子領域（図９）においては、半導体基板７０に、ＩＧＢＴにおけるドリフト層となる厚いｎ
－
層（ｎ型（第１導電型）の第１半導体領域）１１上において、ベース領域となるｐ層（ｐ型（第２導電型）の第２半導体領域）１２が形成されている。半導体基板７０の表面側には、紙面の上下方向に沿って表面からｐ層１２を貫通してｎ
－
層１１に達する溝構造（トレンチ構造）Ｔ１が紙面垂直方向に延伸して形成されており、トレンチ構造Ｔ１の両側面に隣接してエミッタ領域となるｎ
＋
層１３が局所的に形成されている。溝構造Ｔ１の内側には、薄い酸化膜（ゲート絶縁膜）１４が形成された上で、多結晶シリコンで構成された導電層であるゲート電極２１が溝構造Ｔ１を埋め込むように形成されている。また、溝構造Ｔ１の上側には、溝構造Ｔ１を上側で封止するように層間絶縁層１６が局所的に形成されている。半導体基板７０の表面にエミッタ電極２２が形成され、層間絶縁層１６間でエミッタ電極２２はｎ
＋
層１３とｐ層１２と電気的に接続され、エミッタ電極２２はゲート電極２１とは離間している。
【０００５】
また、ｎ
－
層１１の裏面側（図９における下側）には、コレクタ層となるｐ
＋
層１７が形成され、ｐ
＋
層１７にはコレクタ電極２３が形成されている。また、全ての溝構造Ｔ１中のゲート電極２１は図示の範囲外で接続され、制御電圧が印加される。この構造によって、ゲート電極２１、エミッタ電極２２、コレクタ電極２３の電位が与えられることによってＩＧＢＴは動作する。図９において溝構造Ｔ１は４つのみ記載されているが、実際にはより多くの溝構造Ｔ１が同様に多数並行に形成されている。
【０００６】
図１０に示された終端領域の構造は、実際には図９に示された素子領域の外側に設けられる。図１０においても、共通の半導体基板７０が用いられ、同様にｎ
－
層（ｎ型の第１半導体領域）１１、ｐ層１２等が設けられ、溝構造Ｔ２が複数並行に形成される。ここでは、素子領域、終端領域において共通のｐ層１２が設けられているが、実際にはｐ層１２の不純物濃度等は素子領域と終端領域で異なっていてもよい。この溝構造Ｔ２の内部には素子領域と同様に酸化膜１４が形成され、前記のゲート電極２１と同様の多結晶シリコンで構成された導電層も同様に形成されるが、ここで形成される導電層は周囲から絶縁され、ゲート電極２１とも電気的に接続されず、かつ各溝構造Ｔ２毎に電気的に独立した疑似ゲート電極３１（浮遊状態の導電層）とされる。また、溝構造Ｔ２の側面にはエミッタ領域（ｎ
＋
層１３）に対応する層は形成されていない。また、終端領域においては、素子領域とは異なり、層間絶縁層１６は、複数の溝構造Ｔ２間の半導体領域上部も覆うように形成されている。図１０において溝構造Ｔ２は５つのみが記載されているが、実際にはより多くの溝構造Ｔ２が左側の図示の範囲外においても配列されている。
【０００７】
また、終端領域の溝構造Ｔ２よりも終端側（図１０における右側）には、ｎ
－
層１１の表面に局所的に形成されたｎ
＋
層１８を介して終端電極３２が接続される。
【０００８】
半導体装置９のｎ
－
層１１とｐ層１２との間に逆バイアスを印加すると、図１０の構造において図１１に模式的に示すように容量が生じる。ここで、ｐ層１２とその直下のｎ
－
層１１の間の空乏層の広がりにより生じる容量をＣ１、溝構造Ｔ２内の疑似ゲート電極３１とその下側のｎ
－
層１１の間の空乏層の広がりにより生じる容量をＣ２、疑似ゲート電極３１とその左側、右側のｐ層１２の間の空乏層の広がりにより生じる容量をＣ３、Ｃ４とする。これらの容量接合により、素子領域Ｘから半導体基板７０の端部（終端電極３２）までの間の各地点の電位は容量接続により電圧分配され、局所的に電界（電位勾配）が大きくなる領域が生じることが抑制される。
【先行技術文献】
【特許文献】
【０００９】
特開平９－２８３７５４号公報
特許第５３１５６３８号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
半導体基板７０表面やその上の保護膜に可動イオンがトラップされることがある。疑似ゲート電極３１の電位は固定されていないので、この可動イオンの電荷は疑似ゲート電極３１の電位に影響を及ぼし、ｎ
－
層１１の溝構造Ｔ２の底部と接する領域が逆導電型（ｐ型）へと反転する問題があった。反転した領域が溝構造Ｔ２と接する両側のｐ層１２と繋がると、疑似ゲート電極３１とｐ層１２との間の容量Ｃ２、Ｃ３が生じなくなり、良好に電圧分配できなくなった。
（【００１１】以降は省略されています）

関連特許