特許ウォッチ

公開番号2025154190
公報種別公開特許公報(A)
公開日2025-10-10
出願番号2024057061
出願日2024-03-29
発明の名称マトリクススケジューラを備えるプロセッサ及び情報処理装置
出願人富士通株式会社,国立大学法人東京大学,大学共同利用機関法人情報・システム研究機構
代理人弁理士法人真田特許事務所,個人
主分類G06F 9/30 20180101AFI20251002BHJP(計算;計数)
要約【課題】命令スケジューラの高効率な実装方式の1つであるマトリクススケジューラにおいて、レイテンシが異なるソースオペランドを持つ非均質レイテンシ実行ユニットに対応する。
【解決手段】マトリクス13の生産者に対応する各列の入力側に挿入された第1のレイテンシ切り替え器17aと、マトリクス13の消費者に対応する各行の出力側に挿入された第2のレイテンシ切り替え器17bと、を備え、ウェイクアップ信号が通過する第1のレイテンシ切り替え器17aのレイテンシと、ウェイクアップ信号が更に通過する第2のレイテンシ切り替え器17bのレイテンシとを加えたレイテンシでウェイクアップを行う、マトリクススケジューラ10bを備える。
【選択図】図14
特許請求の範囲【請求項１】
マトリクスの生産者に対応する各列の入力側に挿入された第１のレイテンシ切り替え器と、
前記マトリクスの消費者に対応する各行の出力側に挿入された第２のレイテンシ切り替え器と、
を備え、
ウェイクアップ信号が通過する前記第１のレイテンシ切り替え器のレイテンシと、前記ウェイクアップ信号が更に通過する前記第２のレイテンシ切り替え器のレイテンシとを加えたレイテンシでウェイクアップを行う、
マトリクススケジューラを備えるプロセッサ。
続きを表示（約 960 文字）【請求項２】
マトリクスの生産者のそれぞれに対して複数の列を備えることによって、
同一の消費者に対して生産者によって異なるレイテンシでウェイクアップを行う、
マトリクススケジューラを備えるプロセッサ。
【請求項３】
複数のマトリクスを備え、
生産者によって前記複数のマトリクスを使い分けることによって、
同一の消費者に対して生産者によって異なるレイテンシでウェイクアップを行う、
マトリクススケジューラを備えるプロセッサ。
【請求項４】
生産者が消費者の情報を用いずにウェイクアップレイテンシを設定する、
請求項１～３のいずれか一項に記載のマトリクススケジューラを備えるプロセッサ。
【請求項５】
予測器を用いてウェイクアップレイテンシを設定する、
請求項４に記載のマトリクススケジューラを備えるプロセッサ。
【請求項６】
生産者命令の種類によってウェイクアップレイテンシを設定する、
請求項４に記載のマトリクススケジューラを備えるプロセッサ。
【請求項７】
前記第１のレイテンシ切り替え器のレイテンシを設定する第１の表と、前記第２のレイテンシ切り替え器のレイテンシを設定する第２の表とを備え、
前記第１の表の設定値では不足するレイテンシを前記第２の表の設定値によって補う、
請求項１に記載のマトリクススケジューラを備えるプロセッサ。
【請求項８】
前記第２の表の設定値を求めるために、前記第１の表の設定値をレジスタ・マップ・テーブルに保存することによってレジスタ・リネーミングと同時に得る、
請求項７に記載のマトリクススケジューラを備えるプロセッサ。
【請求項９】
前記第２の表の設定値を求めるために、前記第１の表の設定値を、前記第１の表を読み出すことによって得る、
請求項７に記載のマトリクススケジューラを備えるプロセッサ。
【請求項１０】
前記第１の表の設定値を消費者が修正する、
請求項７に記載のマトリクススケジューラを備えるプロセッサ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、マトリクススケジューラを備えるプロセッサ及び情報処理装置に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
汎用プロセッサコアにおいて、命令を実行する実行ユニットのレイテンシは、基本的な整数命令を実行するＡＬＵ（Arithmetic Logic Unit）では1τ（サイクル）である。一方、浮動小数点積和演算命令を実行するＦＭＡ（Fused Multiply-Add）演算器では、実行ユニットのレイテンシは5τなどと長い。
【０００３】
レイテンシが長い実行ユニットで実行される、別言すれば、レイテンシが長い命令に対しては、out-of-order（ＯｏＯ）なコアは、依存関係にない命令を実行してそのレイテンシを隠蔽し、スループットを維持することが可能である。しかしそのためには、レイテンシの長さに比例する多くの計算資源が必要となる。したがって、レイテンシを短縮することは依然重要である。
【０００４】
レイテンシを短縮するには、回路的な努力の他に、特定の条件ではレイテンシが実効的に短くなるようなアーキテクチャ的な方法もある。例えばrL1*rL2+rS1を計算するＦＭＡ演算器では、ソースオペランドCは、乗算rL1*rL2の後の加算にはじめて用いられるため、rL1，rL2よりも遅れて入力することができる。これを利用すれば、累積和rS1+=rL1*rL2を行う場合などに、レイテンシを実効的に短縮することができる。
【０００５】
ただしこの場合、ソースオペランドrL1，rL2とrS1とで、入力からのレイテンシが異なることになる。このように、１つの実行ユニットであって、レイテンシが異なるソースオペランドを持つ実行ユニットを「非均質レイテンシ実行ユニット」と呼ぶ。
【先行技術文献】
【特許文献】
【０００６】
米国公開公報第２０１６／０１７９５５２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＯｏＯコアで実行ユニットに命令を発行するタイミングを決定する回路は命令スケジューラと呼ばれる。
【０００８】
従来のスケジューラは、非均質レイテンシ実行ユニットを前提にしていない。特に、高効率な実装方式の１つであるマトリクススケジューラでは、非均質レイテンシ実行ユニットへの対応は単純ではない。
【０００９】
１つの側面では、マトリクススケジューラにおいて、レイテンシが異なるソースオペランドを持つ非均質レイテンシ実行ユニットに対応することを目的とする。
【課題を解決するための手段】
【００１０】
１つの側面では、プロセッサは、マトリクスの生産者に対応する各列の入力側に挿入された第１のレイテンシ切り替え器と、前記マトリクスの消費者に対応する各行の出力側に挿入された第２のレイテンシ切り替え器と、を備え、ウェイクアップ信号が通過する前記第１のレイテンシ切り替え器のレイテンシと、前記ウェイクアップ信号が更に通過する前記第２のレイテンシ切り替え器のレイテンシとを加えたレイテンシでウェイクアップを行う、マトリクススケジューラを備える。
【発明の効果】
（【００１１】以降は省略されています）

関連特許