特許ウォッチ

公開番号2025164372
公報種別公開特許公報(A)
公開日2025-10-30
出願番号2024068309
出願日2024-04-19
発明の名称電力増幅回路
出願人株式会社村田製作所
代理人個人,個人,個人,個人,個人
主分類H03F 1/02 20060101AFI20251023BHJP(基本電子回路)
要約【課題】高周波成分についてのバイパス経路を形成することで歪特性及び効率を向上させる電力増幅回路を提供する。
【解決手段】電力増幅回路101は、入力信号RFinに位相差を加えて分配する分配回路41と、第1増幅信号RF4を出力するキャリア増幅器51と、第2増幅信号RF5を出力するピーク増幅器52と、第1増幅信号と第2増幅信号とを合成して第3増幅信号RFoutを生成する合成回路42と、抵抗素子160を通じて第1キャパシタ61の第2端に第1バイアスを供給する第1バイアス供給端子151aを有する第1バイアス回路151と、抵抗素子162を通じて第2キャパシタ62の第2端に第2バイアスを供給する第2バイアス供給端子152aを有する第2バイアス回路152と、第2キャパシタ62に接続された第1端と、第1バイアス供給端子に接続された第2端と、を有する第3キャパシタ64と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
第１信号を、第２信号と、前記第２信号の位相より遅れた位相を有する第３信号と、に分配し、前記第２信号及び前記第３信号をそれぞれ出力する第１出力端子及び第２出力端子を有する分配回路と、
第１キャパシタを通じて前記第１出力端子に接続され、前記第２信号が供給される第１入力端子を有し、前記第２信号を増幅して、第１増幅信号を出力するキャリア増幅器と、
第２キャパシタを通じて前記第２出力端子に接続され、前記第３信号が供給される第２入力端子を有し、前記第３信号を増幅して、第２増幅信号を出力するピーク増幅器と、
前記第１増幅信号と前記第２増幅信号とを合成して第３増幅信号を生成する合成回路と、
第１抵抗素子を通じて前記第１入力端子に第１バイアスを供給する第１バイアス供給端子を有する第１バイアス回路と、
第２抵抗素子を通じて前記第２入力端子に第２バイアスを供給する第２バイアス供給端子を有する第２バイアス回路と、
前記第２出力端子に接続された第１端と、前記第１バイアス供給端子に接続された第２端と、を有する第３キャパシタと、を備える、
電力増幅回路。
続きを表示（約 190 文字）【請求項２】
請求項１に記載の電力増幅回路であって、
前記電力増幅回路は、
前記第１出力端子に接続された第１端と、前記第１バイアス供給端子に接続された第２端と、を有する第４キャパシタと、
前記第２出力端子に接続された第１端と、前記第２バイアス供給端子に接続された第２端と、を有する第５キャパシタと、をさらに備える、
電力増幅回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、電力増幅回路に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
ベース端子及びコレクタ端子を有するエミッタ接地型バイポーラトランジスタと、ベースバイアス電圧供給端子及びベース端子間に接続された抵抗素子と、信号入力端子及びベース端子間に接続された第１キャパシタと、信号入力端子及びベースバイアス電圧供給端子間に接続された第２キャパシタと、を備える電力増幅器がある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２００３－３２４３２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の電力増幅器では、バイポーラトランジスタのベース端子とベースバイアス電圧供給端子との間に接続された抵抗素子の両端において、第１キャパシタ及び第２キャパシタを経由した高周波成分についてのバイパス経路が形成されることにより、低歪み動作が可能となっている。
【０００５】
入力信号に位相差を加えて分配する分配回路と、分配された信号を増幅する増幅回路と、位相差を低減して合成する合成回路と、を備える構成において、歪特性及び効率の良好な電力増幅回路が求められる。
【０００６】
本発明はこのような事情に鑑みてなされたものであり、入力信号に位相差を加えて分配する分配回路と、分配された信号を増幅する増幅回路と、位相差を低減して合成する合成回路と、を備える構成において、歪特性及び効率を向上させることが可能な電力増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面に係る電力増幅回路は、第１信号を、第２信号と、前記第２信号の位相より遅れた位相を有する第３信号と、に分配し、前記第２信号及び前記第３信号をそれぞれ出力する第１出力端子及び第２出力端子を有する分配回路と、第１キャパシタを通じて前記第１出力端子に接続され、前記第２信号が供給される第１入力端子を有し、前記第２信号を増幅して、第１増幅信号を出力するキャリア増幅器と、第２キャパシタを通じて前記第２出力端子に接続され、前記第３信号が供給される第２入力端子を有し、前記第３信号を増幅して、第２増幅信号を出力するピーク増幅器と、前記第１増幅信号と前記第２増幅信号とを合成して第３増幅信号を生成する合成回路と、第１抵抗素子を通じて前記第１入力端子に第１バイアスを供給する第１バイアス供給端子を有する第１バイアス回路と、第２抵抗素子を通じて前記第２入力端子に第２バイアスを供給する第２バイアス供給端子を有する第２バイアス回路と、前記第２出力端子に接続された第１端と、前記第１バイアス供給端子に接続された第２端と、を有する第３キャパシタと、を備える。
【発明の効果】
【０００８】
本発明によれば、入力信号に位相差を加えて分配する分配回路と、分配された信号を増幅する増幅回路と、位相差を低減して合成する合成回路と、を備える構成において、歪特性及び効率を向上させることが可能な電力増幅回路を提供することができる。
【図面の簡単な説明】
【０００９】
図１は、電力増幅回路１０１の回路図である。
図２は、参考例である電力増幅回路９０１の回路図である。
図３は、電力増幅回路１０１及び９０１における増幅信号及びバイアス電圧の時間変化の一例を示す図である。
図４は、電力増幅回路１０１及び９０１におけるＰＡＥ(Power Added Efficiency)特性の一例を示す図である。
図５は、電力増幅回路１０１及び９０１におけるＡＭ／ＰＭ特性の一例を示す図である。
図６は、電力増幅回路１０１及び９０１におけるゲイン特性の一例を示す図である。
図７は、電力増幅回路１０１及び９０１におけるＡＭ／ＡＭ特性の一例を示す図である。
図８は、電力増幅回路１０２の回路図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を極力省略する。
（【００１１】以降は省略されています）

関連特許