特許ウォッチ

公開番号2025094604
公報種別公開特許公報(A)
公開日2025-06-25
出願番号2023210272
出願日2023-12-13
発明の名称依存情報を列に集約したマトリクススケジューラ及びマトリクススケジューリング方法
出願人富士通株式会社
代理人弁理士法人真田特許事務所,個人
主分類G06F 9/38 20180101AFI20250618BHJP(計算;計数)
要約【課題】スケジューラのエントリ数を増やした時の回路増加や回路遅延を最小に抑える。
【解決手段】高々N行M列(N,Mは2以上の自然数)のセルと、grant信号を格納する1行M列のセルとを有するマトリクステーブル11を有し、マトリクステーブル11の各セルは、セルのエントリのproducerと依存関係にあることを示すdep信号15を格納し、スケジューラから命令が発行されると、発行されたスケジューラエントリに対応するgrant信号のビットに1がセットされ、マトリクステーブルの行方向のセルのdep信号15とgrant信号の反転信号との積がすべて0ビットになった場合に、命令を実行する、処理部を備える。
【選択図】図6
特許請求の範囲【請求項１】
高々Ｎ行Ｍ列（Ｎ，Ｍは２以上の自然数）のセルと、grant信号を格納する１行Ｍ列のセルとを有するマトリクステーブルを有し、
前記マトリクステーブルの各セルにおいて、該セルのエントリのproducerと依存関係にあることを示すdep信号を格納し、
スケジューラから命令が発行されると、発行されたスケジューラエントリに対応する前記grant信号のビットに１がセットされ、前記マトリクステーブルの行方向のセルの前記dep信号と前記grant信号の反転信号との積がすべて０ビットになった場合に、命令を実行する、
処理部を備える、依存情報を列に集約したマトリクススケジューラ。
続きを表示（約 960 文字）【請求項２】
前記grant信号は、該当スケジューラエントリの発行又はキャンセルの状況に応じて、信号をセット又はリセットする機能を有する、
請求項１に記載の依存情報を列に集約したマトリクススケジューラ。
【請求項３】
前記grant信号は、前記スケジューラの全エントリに通知される、
請求項１又は２に記載の依存情報を列に集約したマトリクススケジューラ。
【請求項４】
前記dep信号は、各エントリが、前記スケジューラのエントリ数と同等のビット数で保持し、複数の命令から依存がある場合に１行に複数のビットが立ち得るデコード形式で保持する、
請求項１又は２に記載の依存情報を列に集約したマトリクススケジューラ。
【請求項５】
前記dep信号は、各エントリが、命令のオペランド毎に依存元のスケジューラの番号をエンコードしたエンコード方式で保持する、
請求項１又は２に記載の依存情報を列に集約したマトリクススケジューラ。
【請求項６】
前記dep信号は、依存元命令がスケジューラから解放されたらリセットされる、
請求項１又は２に記載の依存情報を列に集約したマトリクススケジューラ。
【請求項７】
前記dep信号は、該当スケジューラエントリがスケジューラから解放されたらリセットされる、
請求項１又は２に記載の依存情報を列に集約したマトリクススケジューラ。
【請求項８】
高々Ｎ行Ｍ列（Ｎ，Ｍは２以上の自然数）のセルと、grant信号を格納する１行Ｍ列のセルとを有するマトリクステーブルを有し、
前記マトリクステーブルの各セルにおいて、該セルのエントリのproducerと依存関係にあることを示すdep信号を格納し、
スケジューラから命令が発行されると、発行されたスケジューラエントリに対応する前記grant信号のビットに１がセットされ、前記マトリクステーブルの行方向のセルの前記dep信号と前記grant信号の反転信号との積がすべて０ビットになった場合に、命令を実行する、
処理をコンピュータが実行する、依存情報を列に集約したマトリクススケジューリング方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、依存情報を列に集約したマトリクススケジューラ及びマトリクススケジューリング方法に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
プロセッサのコア部においては、命令列ができるだけ短時間で実行されるように配置する命令スケジューリングと呼ばれる最適化方法がある。近年、プロセッサの高い性能要求に応えるためにスケジューラのエントリ数は増加傾向にある。
【先行技術文献】
【特許文献】
【０００３】
特開平６－２８３２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体テクノロジの微細化によって回路遅延のうち配線遅延の割合がより多くなっている。回路量の増加はトランジスタの段数によるゲート遅延だけでなく、回路エリアの増加による配線遅延の悪化にもつながるため、スケジューラのエントリ数を増やすための障壁となり、性能向上の妨げになってしまっている。
【０００５】
１つの側面では、スケジューラのエントリ数を増やした時の回路増加や回路遅延を最小に抑えることを目的とする。
【課題を解決するための手段】
【０００６】
１つの側面では、依存情報を列に集約したマトリクススケジューラは、高々Ｎ行Ｍ列（Ｎ，Ｍは２以上の自然数）のセルと、grant信号を格納する１行Ｍ列のセルとを有するマトリクステーブルを有し、前記マトリクステーブルの各セルは、該セルのエントリのproducerと依存関係にあることを示すdep信号を格納し、スケジューラから命令が発行されると、発行されたスケジューラエントリに対応する前記grant信号のビットに１がセットされ、前記マトリクステーブルの行方向のセルの前記dep信号と前記grant信号の反転信号との積がすべて０ビットになった場合に、命令を実行する、処理部を備える。
【発明の効果】
【０００７】
１つの側面では、スケジューラのエントリ数を増やした時の回路増加や回路遅延を最小に抑えることができる。
【図面の簡単な説明】
【０００８】
プロセッサコアの構成例を模式的に示すブロック図である。
関連例における命令列を例示する図である。
関連例における依存解消行列テーブルの第１の状態を説明する図である。
関連例における依存解消行列テーブルの第２の状態を説明する図である。
関連例におけるdep信号及びpend信号を説明する回路図である。
実施形態における依存解消行列テーブルの第１の状態を説明する図である。
実施形態における依存解消行列テーブルの第２の状態を説明する図である。
（ａ）は実施形態におけるdep信号を説明する回路図であり、（ｂ）は実施形態におけるgrant信号を説明する回路図である。
実施形態における命令列を例示する図である。
第１変形例における依存解消行列テーブルの第１の状態を説明する図である。
第１変形例における依存解消行列テーブルの第２の状態を説明する図である。
第１変形例における依存解消行列テーブルの第３の状態を説明する図である。
第１変形例における依存解消行列テーブルの第４の状態を説明する図である。
第２変形例における依存解消行列テーブルを説明する図である。
第２変形例におけるエンコード方式における各セルの回路図である。
第２変形例におけるdep_val信号及びdep_id信号を説明する回路図である。
【発明を実施するための形態】
【０００９】
〔Ａ〕実施形態
以下、図面を参照して一実施の形態を説明する。ただし、以下に示す実施形態はあくまでも例示に過ぎず、実施形態で明示しない種々の変形例や技術の適用を排除する意図はない。すなわち、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。また、各図は、図中に示す構成要素のみを備えるという趣旨ではなく、他の構成要素等を含むことができる。
【００１０】
〔Ａ－１〕関連例
図１は、プロセッサコア１の構成例を模式的に示すブロック図である。
（【００１１】以降は省略されています）

関連特許