特許ウォッチ

公開番号2025109577
公報種別公開特許公報(A)
公開日2025-07-25
出願番号2024003558
出願日2024-01-12
発明の名称半導体装置
出願人富士電機株式会社
代理人弁理士法人RYUKA国際特許事務所
主分類H10D 30/66 20250101AFI20250717BHJP()
要約【課題】逆回復損失を低減するトランジスタ部およびダイオード部を有する半導体装置を提供する。
【解決手段】半導体装置は、半導体基板10の上方に設けられた層間絶縁膜38と、半導体基板の上方に設けられたおもて面電極であるエミッタ電極52と、層間絶縁膜のコンタクトホール54において、おもて面電極とメサ部61～64とが接続するコンタクト部と、半導体基板のおもて面側に設けられたライフタイム調整領域206と、を備える。コンタクト部は、トランジスタ部に設けられた第1コンタクト部77と、ダイオード部に設けられた第2コンタクト部87とを有し、第1コンタクト部は、第2コンタクト部よりも上方に配置されている。
【選択図】図3A
特許請求の範囲【請求項１】
トランジスタ部と、
ダイオード部と、
半導体基板のおもて面に設けられた複数のトレンチ部と、
前記半導体基板に設けられた第１導電型のドリフト領域と、
前記トランジスタ部において、前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
前記トランジスタ部において、前記半導体基板のおもて面に設けられた、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域と、
前記ダイオード部において、前記ドリフト領域の上方に設けられた第２導電型のアノード領域と、
前記複数のトレンチ部の間に設けられた前記半導体基板のメサ部と、
前記半導体基板の上方に設けられた層間絶縁膜と、
前記半導体基板の上方に設けられたおもて面電極と、
前記層間絶縁膜のコンタクトホールにおいて、前記おもて面電極と前記メサ部とが接続するコンタクト部と、
前記半導体基板のおもて面側に設けられたライフタイム調整領域と、
を備え、
前記コンタクト部は、前記トランジスタ部に設けられた第１コンタクト部と、前記ダイオード部に設けられた第２コンタクト部とを有し、
前記第１コンタクト部は、前記第２コンタクト部よりも上方に配置されている
半導体装置。
続きを表示（約 750 文字）【請求項２】
前記第２コンタクト部の下方に設けられ、前記コンタクト領域よりもドーピング濃度の高い第２導電型の第２プラグ領域を備える
請求項１に記載の半導体装置。
【請求項３】
前記第２プラグ領域は、トレンチ延伸方向において延伸して設けられている
請求項２に記載の半導体装置。
【請求項４】
前記第２プラグ領域は、トレンチ延伸方向において離散的に設けられている
請求項２に記載の半導体装置。
【請求項５】
前記第１コンタクト部の下方に設けられ、前記コンタクト領域よりもドーピング濃度の高い第２導電型の第１プラグ領域を備える
請求項１に記載の半導体装置。
【請求項６】
前記第１プラグ領域は、トレンチ延伸方向において離散的に設けられている
請求項５に記載の半導体装置。
【請求項７】
前記第１プラグ領域は、前記コンタクト領域の上方に設けられ、前記エミッタ領域の上方に設けられていない
請求項５に記載の半導体装置。
【請求項８】
前記コンタクトホールの側面上に設けられたバリアメタル部を備え、
前記バリアメタル部は、Ｔｉ層を有する
請求項１に記載の半導体装置。
【請求項９】
前記トランジスタ部において、前記ドリフト領域の上方に設けられた、前記ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域を備える
請求項１に記載の半導体装置。
【請求項１０】
前記おもて面電極は、前記層間絶縁膜の上方に設けられたエミッタ電極を含む
請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
トランジスタ部およびダイオード部を有する半導体装置において、トレンチ状のコンタクトで、電極と半導体基板とを接続する構造が知られている（例えば、特許文献１および２参照）。
特許文献１ＷＯ２０１８／０５６２３３号
特許文献２特開２０２１－１５０４８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
トランジスタ部およびダイオード部を有する半導体装置において、逆回復損失を低減することが好ましい。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、トランジスタ部と、ダイオード部と、半導体基板のおもて面に設けられた複数のトレンチ部と、前記半導体基板に設けられた第１導電型のドリフト領域と、前記トランジスタ部において、前記ドリフト領域の上方に設けられた第２導電型のベース領域と、前記トランジスタ部において、前記半導体基板のおもて面に設けられた、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域と、前記ダイオード部において、前記ドリフト領域の上方に設けられた第２導電型のアノード領域と、前記複数のトレンチ部の間に設けられた前記半導体基板のメサ部と、前記半導体基板の上方に設けられた層間絶縁膜と、前記半導体基板の上方に設けられたおもて面電極と、前記層間絶縁膜のコンタクトホールにおいて、前記おもて面電極と前記メサ部とが接続するコンタクト部と、前記半導体基板のおもて面側に設けられたライフタイム調整領域と、を備え、前記コンタクト部は、前記トランジスタ部に設けられた第１コンタクト部と、前記ダイオード部に設けられた第２コンタクト部とを有し、前記第１コンタクト部は、前記第２コンタクト部よりも上方に配置されている半導体装置を提供する。
【０００５】
半導体装置は、前記第２コンタクト部の下方に設けられ、前記コンタクト領域よりもドーピング濃度の高い第２導電型の第２プラグ領域を備えてよい。
【０００６】
前記第２プラグ領域は、トレンチ延伸方向において延伸して設けられていてよい。
【０００７】
前記第２プラグ領域は、トレンチ延伸方向において離散的に設けられていてよい。
【０００８】
半導体装置は、前記第１コンタクト部の下方に設けられ、前記コンタクト領域よりもドーピング濃度の高い第２導電型の第１プラグ領域を備えてよい。
【０００９】
前記第１プラグ領域は、トレンチ延伸方向において離散的に設けられていてよい。
【００１０】
前記第１プラグ領域は、前記コンタクト領域の上方に設けられ、前記エミッタ領域の上方に設けられていなくてよい。
（【００１１】以降は省略されています）

関連特許