特許ウォッチ

公開番号2025120838
公報種別公開特許公報(A)
公開日2025-08-18
出願番号2024015963
出願日2024-02-05
発明の名称駆動回路
出願人ローム株式会社
代理人個人,個人,個人,個人
主分類H03K 17/16 20060101AFI20250808BHJP(基本電子回路)
要約【課題】信号の誤検出を抑制すること。
【解決手段】ハイサイドトランジスタの駆動回路であって、生成回路22と、レベルシフト回路23と、伝送ラインL1の電圧VL1及び伝送ラインL2の電圧VL2をクランプするクランプ回路24と、を備え、クランプ回路24は、ダイオード接続されたトランジスタ41であって、電源ラインPLHから伝送ラインL1に向けて充電電流Ic1を流すトランジスタ41と、ダイオード接続されたトランジスタ42であって、電源ラインPLHから伝送ラインL2に向けて充電電流Ic2を流すトランジスタ42と、トランジスタ41とトランジスタ42とを電源ラインPLHに共通に接続する抵抗素子43と、を備える。
【選択図】図5
特許請求の範囲【請求項１】
ハイサイドトランジスタの駆動回路であって、
入力信号の第１エッジに応じてハイレベルの第１パルス信号を生成するとともに、前記入力信号の第２エッジに応じてハイレベルの第２パルス信号を生成する生成回路と、
前記第１パルス信号及び前記第２パルス信号を、ハイサイド電源電圧の電位をハイレベルとし、ハイサイド接地電位をローレベルとする信号に変換して第１伝送ライン及び第２伝送ラインにそれぞれ出力するレベルシフト回路と、
前記第１伝送ラインの第１電圧及び前記第２伝送ラインの第２電圧をクランプするクランプ回路と、
を備え、
前記クランプ回路は、
ダイオード接続された第１トランジスタであって、前記ハイサイド電源電圧を供給する電源ラインから前記第１伝送ラインに向けて前記第１伝送ラインを充電するための第１充電電流を流す前記第１トランジスタと、
ダイオード接続された第２トランジスタであって、前記電源ラインから前記第２伝送ラインに向けて前記第２伝送ラインを充電するための第２充電電流を流す前記第２トランジスタと、
前記第１トランジスタと前記第２トランジスタとを前記電源ラインに共通に接続する第１抵抗素子と、
を備える、駆動回路。
続きを表示（約 590 文字）【請求項２】
前記クランプ回路は、
前記第１伝送ラインを前記電源ラインに接続する第２抵抗素子と、
前記第２伝送ラインを前記電源ラインに接続する第３抵抗素子と、
を更に備える、請求項１に記載の駆動回路。
【請求項３】
前記クランプ回路は、
前記電源ラインと前記第１伝送ラインとの間に設けられ、前記電源ラインと前記第１伝送ラインとを導通するオン状態と、前記電源ラインと前記第１伝送ラインとを遮断するオフ状態との間で切り替え可能な第１スイッチング素子と、
前記電源ラインと前記第２伝送ラインとの間に設けられ、前記電源ラインと前記第２伝送ラインとを導通するオン状態と、前記電源ラインと前記第２伝送ラインとを遮断するオフ状態との間で切り替え可能な第２スイッチング素子と、
前記第１電圧が前記第２電圧よりも低い場合に、前記第１スイッチング素子をオン状態に切り替える第１コンパレータと、
前記第２電圧が前記第１電圧よりも低い場合に、前記第２スイッチング素子をオン状態に切り替える第２コンパレータと、
を更に備える、請求項１又は請求項２に記載の駆動回路。
【請求項４】
前記第１トランジスタ及び前記第２トランジスタは、ＭＯＳトランジスタである、請求項１又は請求項２に記載の駆動回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、駆動回路に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
特許文献１には、直列に接続された上側スイッチング素子及び下側スイッチング素子のうちの、上側スイッチング素子をオンオフ制御する上側ドライバが記載されている。例えば、特許文献１に記載の上側ドライバにおいては、Ｐ端子とＮ端子との間に上側スイッチング素子と下側スイッチング素子とが直列に接続され、上側スイッチング素子と下側スイッチング素子とが接続されるノードが出力端子に接続されている。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０２１／１３１１５７号
【０００４】
［概要］
下側スイッチング素子がオンからオフに切り替えられると、上記出力端子の電圧が上昇する。このとき、上側ドライバには、信号の誤検出を回避することが求められる。
【０００５】
本開示は、信号の誤検出を抑制可能な駆動回路を説明する。
【０００６】
本開示の一側面に係る駆動回路は、ハイサイドトランジスタの駆動回路であって、入力信号の第１エッジに応じてハイレベルの第１パルス信号を生成するとともに、入力信号の第２エッジに応じてハイレベルの第２パルス信号を生成する生成回路と、第１パルス信号及び第２パルス信号を、ハイサイド電源電圧の電位をハイレベルとし、ハイサイド接地電位をローレベルとする信号に変換して第１伝送ライン及び第２伝送ラインにそれぞれ出力するレベルシフト回路と、第１伝送ラインの第１電圧及び第２伝送ラインの第２電圧をクランプするクランプ回路と、を備える。クランプ回路は、ダイオード接続された第１トランジスタであって、ハイサイド電源電圧を供給する電源ラインから第１伝送ラインに向けて第１伝送ラインを充電するための第１充電電流を流す第１トランジスタと、ダイオード接続された第２トランジスタであって、電源ラインから第２伝送ラインに向けて第２伝送ラインを充電するための第２充電電流を流す第２トランジスタと、第１トランジスタと第２トランジスタとを電源ラインに共通に接続する第１抵抗素子と、を備える。
【図面の簡単な説明】
【０００７】
図１は、一実施形態に係るハイサイドトランジスタの駆動回路を含むＩＰＭ（Intelligent Power Module）の例示的な内部構成を示す図である。
図２は、図１に示されるＩＰＭの適用例を示す図である。
図３は、図１に示されるハイサイドトランジスタの駆動回路を概略的に説明するための図である。
図４は、図３に示される検出回路を概略的に説明するための図である。
図５は、図３に示されるレベルシフト回路及びクランプ回路の例示的な回路構成を示す図である。
図６は、上回生時における電圧変化を説明するための図である。
図７は、図５に示される差動対回路の動作を説明するための図である。
図８は、図５に示される急速充電回路の動作を説明するための図である。
図９は、図５に示されるクランプ回路の、下回生時における動作を説明するための図である。
図１０は、クランプ回路及び信号検出回路の別の回路構成を示す図である。
図１１は、図４に示される信号検出回路の例示的な回路構成を示す図である。
図１２は、図１１に示される信号検出回路の、入力信号が入力されていない場合の動作を説明するための図である。
図１３は、図１１に示される信号検出回路の、入力信号が入力された場合の動作を説明するための図である。
図１４は、図４に示される低下検出回路の例示的な回路構成を示す図である。
図１５は、図１４に示される低下検出回路の動作を説明するための図である。
図１６は、信号検出を説明するための図である。
図１７は、図１４に示される低下検出回路が用いられない場合の信号検出を説明するための図である。
図１８は、図４に示されるマスク回路の例示的な回路構成を示す図である。
図１９は、図１８に示されるマスク回路の動作を説明するための図である。
図２０は、図１８に示されるマスク回路による変化検出を説明するための図である。
図２１は、遅延回路の例示的な回路構成を示す図である。
図２２は、図２１に示される遅延回路の遅延動作を説明するための図である。
図２３は、遅延回路の別の例示的な回路構成を示す図である。
図２４は、図２３に示される遅延回路の遅延動作を説明するための図である。
図２５は、図２１に示される遅延回路における遅延時間のばらつきを説明するための図である。
図２６は、遅延回路の更に別の例示的な回路構成を示す図である。
図２７は、図２６に示される遅延回路における遅延時間のばらつきを説明するための図である。
【０００８】
［詳細な説明］
以下、図面を参照しながら本開示の実施形態が詳細に説明される。なお、図面の説明において同一要素には同一符号が付され、重複する説明は省略される。
【０００９】
図１及び図２を参照しながら、一実施形態に係るハイサイドトランジスタの駆動回路を含むＩＰＭを説明する。図１は、一実施形態に係るハイサイドトランジスタの駆動回路を含むＩＰＭの例示的な内部構成を示す図である。図２は、図１に示されるＩＰＭの適用例を示す図である。
【００１０】
図１及び図２に示されるＩＰＭ１は、パワー素子とゲートドライバとを１パッケージに封入したデバイスである。ＩＰＭ１のパッケージとしては、例えば、ＤＩＰ（Dual In-line Package）が用いられる。ＩＰＭ１のパッケージとして、ＨＳＤＩＰ（Shrink Dual In-line Package with Heat Sink）及びＳＭＤ（Surface Mount Device）などの任意のパッケージが用いられ得る。ＩＰＭ１は、例えば、ＭＣＵ（Micro Control Unit）１００によって制御され、モータＭを駆動する。モータＭの例としては、３相ＤＣ（Direct Current）ブラシレスモータが挙げられる。
（【００１１】以降は省略されています）

関連特許