特許ウォッチ

公開番号2025137671
公報種別公開特許公報(A)
公開日2025-09-19
出願番号2025121430,2024122273
出願日2025-07-18,2012-09-18
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H10D 86/40 20250101AFI20250911BHJP()
要約【課題】微細化しても高いオン電流を得ることができるトランジスタを用いた、半導体装
置。
【解決手段】トランジスタが、絶縁表面上の一対の第1導電膜と、一対の第1導電膜上の
半導体膜と、一対の第1導電膜にそれぞれ接続されている一対の第2導電膜と、半導体膜
上の絶縁膜と、絶縁膜上において、半導体膜と重なる位置に設けられた第3導電膜とを有
する。また、半導体膜上における第3導電膜の端部と、一対の第2導電膜が設けられた領
域とは、離隔している。
【選択図】図1
特許請求の範囲【請求項１】
第１のトランジスタと、第２のトランジスタと、容量素子と、を一の回路に有し、
前記第１のトランジスタのソース電極又はドレイン電極の一方は、前記第２のトランジスタのゲート電極と電気的に接続され、
前記第１のトランジスタのソース電極又はドレイン電極の一方は、前記容量素子の一方の電極と電気的に接続され、
前記容量素子の他方の電極には、信号が入力される半導体装置であって、
前記第２のトランジスタのチャネル形成領域との重なりを有する第１の導電膜と、
第２の導電膜と、
前記第１の導電膜の上層に配置され、前記第２の導電膜の上層に配置され、かつ、前記第１のトランジスタのチャネル形成領域を有する酸化物半導体膜と、
前記酸化物半導体膜の上層に配置され、前記第１の導電膜と電気的に接続され、かつ、前記第１のトランジスタのソース電極又はドレイン電極の一方としての機能を有する第３の導電膜と、
前記酸化物半導体膜の上層に配置され、前記第２の導電膜と電気的に接続され、かつ、前記第１のトランジスタのソース電極又はドレイン電極の他方としての機能を有する第４の導電膜と、
前記酸化物半導体膜の上層に配置され、前記第１のトランジスタのゲート電極としての機能を有する第５の導電膜と、を有し、
前記第３の導電膜は、前記容量素子の一方の電極としての機能を有し、
前記第３の導電膜は、前記酸化物半導体膜の上面と接する領域を有し、
前記第４の導電膜は、前記酸化物半導体膜の上面と接する領域を有し、
平面視において、前記第５の導電膜は、前記第３の導電膜及び前記第４の導電膜と離隔している、
半導体装置。
続きを表示（約 2,400 文字）【請求項２】
第１のトランジスタと、第２のトランジスタと、容量素子と、を一の回路に有し、
前記第１のトランジスタのソース電極又はドレイン電極の一方は、前記第２のトランジスタのゲート電極と電気的に接続され、
前記第１のトランジスタのソース電極又はドレイン電極の一方は、前記容量素子の一方の電極と電気的に接続され、
前記容量素子の他方の電極には、信号が入力される半導体装置であって、
前記第２のトランジスタのチャネル形成領域との重なりを有する第１の導電膜と、
第２の導電膜と、
前記第１の導電膜の上層に配置され、前記第２の導電膜の上層に配置され、かつ、前記第１のトランジスタのチャネル形成領域を有する酸化物半導体膜と、
前記酸化物半導体膜の上層に配置され、前記第１の導電膜と接する領域を有し、かつ、前記第１のトランジスタのソース電極又はドレイン電極の一方としての機能を有する第３の導電膜と、
前記酸化物半導体膜の上層に配置され、前記第２の導電膜と接する領域を有し、かつ、前記第１のトランジスタのソース電極又はドレイン電極の他方としての機能を有する第４の導電膜と、
前記酸化物半導体膜の上層に配置され、前記第１のトランジスタのゲート電極としての機能を有する第５の導電膜と、を有し、
前記第３の導電膜は、前記容量素子の一方の電極としての機能を有し、
前記第３の導電膜は、前記酸化物半導体膜の上面と接する領域を有し、
前記第４の導電膜は、前記酸化物半導体膜の上面と接する領域を有し、
平面視において、前記第５の導電膜は、前記第３の導電膜及び前記第４の導電膜と離隔している、
半導体装置。
【請求項３】
第１のトランジスタと、第２のトランジスタと、容量素子と、を一の回路に有し、
前記第１のトランジスタのソース電極又はドレイン電極の一方は、前記第２のトランジスタのゲート電極と電気的に接続され、
前記第２のトランジスタのソース電極又はドレイン電極の一方には、第１の電位が与えられ、
前記第１のトランジスタのソース電極又はドレイン電極の一方は、前記容量素子の一方の電極と電気的に接続され、
前記容量素子の他方の電極には、信号が入力される半導体装置であって、
前記第２のトランジスタのチャネル形成領域との重なりを有する第１の導電膜と、
第２の導電膜と、
前記第１の導電膜の上層に配置され、前記第２の導電膜の上層に配置され、かつ、前記第１のトランジスタのチャネル形成領域を有する酸化物半導体膜と、
前記酸化物半導体膜の上層に配置され、前記第１の導電膜と電気的に接続され、かつ、前記第１のトランジスタのソース電極又はドレイン電極の一方としての機能を有する第３の導電膜と、
前記酸化物半導体膜の上層に配置され、前記第２の導電膜と電気的に接続され、かつ、前記第１のトランジスタのソース電極又はドレイン電極の他方としての機能を有する第４の導電膜と、
前記酸化物半導体膜の上層に配置され、前記第１のトランジスタのゲート電極としての機能を有する第５の導電膜と、を有し、
前記第３の導電膜は、前記容量素子の一方の電極としての機能を有し、
前記第３の導電膜は、前記酸化物半導体膜の上面と接する領域を有し、
前記第４の導電膜は、前記酸化物半導体膜の上面と接する領域を有し、
平面視において、前記第５の導電膜は、前記第３の導電膜及び前記第４の導電膜と離隔している、
半導体装置。
【請求項４】
第１のトランジスタと、第２のトランジスタと、容量素子と、を一の回路に有し、
前記第１のトランジスタのソース電極又はドレイン電極の一方は、前記第２のトランジスタのゲート電極と電気的に接続され、
前記第２のトランジスタのソース電極又はドレイン電極の一方には、第１の電位が与えられ、
前記第１のトランジスタのソース電極又はドレイン電極の一方は、前記容量素子の一方の電極と電気的に接続され、
前記容量素子の他方の電極には、信号が入力される半導体装置であって、
前記第２のトランジスタのチャネル形成領域との重なりを有する第１の導電膜と、
第２の導電膜と、
前記第１の導電膜の上層に配置され、前記第２の導電膜の上層に配置され、かつ、前記第１のトランジスタのチャネル形成領域を有する酸化物半導体膜と、
前記酸化物半導体膜の上層に配置され、前記第１の導電膜と接する領域を有し、かつ、前記第１のトランジスタのソース電極又はドレイン電極の一方としての機能を有する第３の導電膜と、
前記酸化物半導体膜の上層に配置され、前記第２の導電膜と接する領域を有し、かつ、前記第１のトランジスタのソース電極又はドレイン電極の他方としての機能を有する第４の導電膜と、
前記酸化物半導体膜の上層に配置され、前記第１のトランジスタのゲート電極としての機能を有する第５の導電膜と、を有し、
前記第３の導電膜は、前記容量素子の一方の電極としての機能を有し、
前記第３の導電膜は、前記酸化物半導体膜の上面と接する領域を有し、
前記第４の導電膜は、前記酸化物半導体膜の上面と接する領域を有し、
平面視において、前記第５の導電膜は、前記第３の導電膜及び前記第４の導電膜と離隔している、
半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記酸化物半導体膜は、酸化インジウムを含む、
半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、絶縁ゲート型電界効果トランジスタを用いた半導体装置に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
近年、ポリシリコンや微結晶シリコンによって得られる高い移動度と、アモルファスシリ
コンによって得られる均一な素子特性とを兼ね備えた新たな半導体材料として、酸化物半
導体と呼ばれる、半導体特性を示す金属酸化物に注目が集まっている。金属酸化物は様々
な用途に用いられており、例えば、よく知られた金属酸化物である酸化インジウムは、液
晶表示装置などで透明電極材料として用いられている。半導体特性を示す金属酸化物とし
ては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、この
ような半導体特性を示す金属酸化物をチャネル形成領域に用いるトランジスタが、既に知
られている（特許文献１及び特許文献２）。
【先行技術文献】
【特許文献】
【０００３】
特開２００７－１２３８６１号公報
特開２００７－９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、シリコンを用いたトランジスタでは、半導体膜への微量の不純物の添加による
価電子制御が行われている。しかし、酸化物半導体を用いたトランジスタでは、シリコン
を用いたトランジスタとは異なり、不純物の添加による価電子制御の技術が確立されてい
ない。よって、酸化物半導体を用いたトランジスタは、ソース電極またはドレイン電極と
して機能する導電膜を、半導体膜のチャネル形成領域に直接接続させる構成を採る場合が
多い。そのため、酸化物半導体を用いたトランジスタでは、半導体膜とソース電極または
ドレイン電極の間における接触抵抗が大きく、それによりオン電流の向上が妨げられてい
る。
【０００５】
また、シリコンを用いたトランジスタでは、ゲート電極やレジストをマスクとして用い、
半導体膜に不純物を添加することで、ソース領域及びドレイン領域を形成する。よって、
ゲート電極やレジストのサイズを調整することで、チャネル長を制御することができる。
一方、酸化物半導体を用いたトランジスタでは、チャネル長の制御は、ソース電極とドレ
イン電極の間隔を調整することにより行う。そのため、トランジスタを微細化するには、
ソース電極とドレイン電極の間隔を短くする必要があり、ゲート電極のサイズによっては
、ゲート電極とソース電極またはドレイン電極とが部分的に重なりうる。
【０００６】
ゲート電極が半導体膜の上に位置するトップゲート型のトランジスタの場合、ソース電極
及びドレイン電極は半導体膜の下に設けることが望ましい。しかし、ソース電極及びドレ
イン電極の端部における、半導体膜の被覆性（ステップカバレッジ）を確保するためには
、ソース電極及びドレイン電極の膜厚を小さくすることが必要であるが、膜厚を小さくす
るとソース電極及びドレイン電極の抵抗が高まる。そのため、ステップカバレッジの確保
に努めると、トランジスタのオン電流を高めることが難しい。
【０００７】
上述したような技術的背景のもと、本発明は、トランジスタのオン電流を高めることがで
きる半導体装置の提供を、課題の一つとする。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る半導体装置では、トランジスタが、絶縁表面上の一対の第１導電膜
と、一対の第１導電膜上の半導体膜と、一対の第１導電膜にそれぞれ接続されている一対
の第２導電膜と、半導体膜上の絶縁膜と、絶縁膜上において、半導体膜と重なる位置に設
けられた第３導電膜とを有する。一対の第１導電膜及び一対の第２導電膜はソース電極ま
たはドレイン電極として機能させることができ、第３導電膜はゲート電極として機能させ
ることができる。
【０００９】
本発明の一態様では、半導体膜内でキャリアが移動する方向、すなわちチャネル長方向に
おけるソース電極とドレイン電極の間隔を、一対の第１導電膜の間隔により定めることが
できる。そのため、一対の第２導電膜の間隔が、一対の第１導電膜の間隔よりも長くなる
ように、一対の第２導電膜の配置を定めることができる。よって、本発明の一態様では、
トランジスタの微細化によりソース電極とドレイン電極の間隔を短くする必要が生じた場
合、一対の第１導電膜の間隔を短くすれば良く、一対の第２導電膜と第３導電膜とを、半
導体膜上において重ならないように、一対の第２導電膜の間隔を長くすることができる。
具体的には、半導体膜上における第３導電膜を挟むように、かつ離間して、一対の第２導
電膜を設けることができる。したがって、トランジスタを微細化しても、第３導電膜から
半導体膜に与えられる電界が、一対の第２導電膜により妨げられにくいため、高いオン電
流を得ることができる。
【００１０】
また、本発明の一態様では、半導体膜の下に一対の第１導電膜が存在し、半導体膜の上に
第３導電膜が存在する。そのため、トランジスタの微細化により、一対の第１導電膜の間
隔が短くなることで、ゲート電極として機能する第３導電膜と一対の第１導電膜とが重な
っても、第３導電膜から半導体膜に与えられる電界は、一対の第１導電膜により妨げられ
にくい。よって、トランジスタを微細化しても、高いオン電流を得ることができる。
（【００１１】以降は省略されています）

関連特許