特許ウォッチ

公開番号2025140398
公報種別公開特許公報(A)
公開日2025-09-29
出願番号2024039775
出願日2024-03-14
発明の名称ソフトウェアのテスト装置及びソフトウェアのテスト方法
出願人株式会社日立製作所
代理人青稜弁理士法人
主分類G06F 11/36 20060101AFI20250919BHJP(計算;計数)
要約【課題】ソフトウェアのテスト装置及びソフトウェアのテスト方法を提供する。
【解決手段】テストシステムにおいて、メモリ競合が発生する可能性のあるソフトウェアのテスト装置は、CPUと、メモリを及び外部記憶装置からなる記憶装置と、を含み、CPUは、記憶装置に格納されたソフトウェアのテストプログラムとテストプログラムを実行して得られる想定結果とを含むテストシナリオのテストプログラムを実行するシナリオ処理部と、テストプログラムの実行結果が想定結果と一致したか否かを判定し、テスト結果情報を記憶装置に記録するテスト結果処理部と、テストプログラムの実行時にソフトウェアを構成する複数のプログラムが異なる値を同じアドレスに書き込むメモリ競合を検出する競合確認処理部と、競合確認処理部が検出したメモリ競合を基にテストを行う競合メモリ状態毎のテストケースを示す状態表を記憶装置に作成する状態表生成処理部と、を実行する。
【選択図】図1
特許請求の範囲【請求項１】
メモリ競合が発生する可能性のあるソフトウェアのテスト装置であって、
処理装置にシナリオ処理部、テスト結果処理部、競合確認処理部及び状態表生成処理部を備え、
シナリオ処理部は記憶装置に格納されたソフトウェアのテストを行うテストプログラムとテストプログラムを実行したときに得られる想定結果とを含むテストシナリオのテストプログラムを実行し、
テスト結果処理部はテストプログラムを実行した結果が想定結果と一致したかどうかを判定し、テスト結果情報を記憶装置に記録し、
競合確認処理部はテストプログラムの実行したときにソフトウェアを構成する複数のプログラムが異なる値を同じアドレスに書き込むメモリ競合を検出し、
状態表生成処理部は競合確認処理部が検出したメモリ競合を基にテストを行う競合メモリ状態毎のテストケースを示す状態表を記憶装置に作成するソフトウェアのテスト装置。
続きを表示（約 1,100 文字）【請求項２】
請求項１に記載のソフトウェアのテスト装置において、
状態表生成処理部は検出されたメモリ競合が発生する共有メモリの値の取り得る組み合わせである競合メモリ状態パターンを作成し、競合メモリ状態パターン毎にテストケースとしての優先度を求め、
シナリオ処理部は前記優先度に基づいて競合メモリ状態パターンを設定し、テストプログラムを実行するソフトウェアのテスト装置。
【請求項３】
請求項２に記載のソフトウェアのテスト装置において、
前記優先度は前記状態表に含まれる複数の競合メモリ状態パターンから選ばれた競合メモリ状態パターンの競合メモリの値との類似度であるソフトウェアのテスト装置。
【請求項４】
請求項３に記載のソフトウェアのテスト装置において、
状態表生成処理部は類似度を求めるときに競合メモリのアドレス毎に設定された重みを用いて類似度を求めるソフトウェアのテスト装置。
【請求項５】
請求項３に記載のソフトウェアのテスト装置において、
状態表生成処理部は選ばれた競合メモリ状態パターンでのテスト結果が想定結果と一致していたとき、類似度の高い競合メモリ状態パターンのテストケースからテストプログラムを実行するソフトウェアのテスト装置。
【請求項６】
請求項３に記載のソフトウェアのテスト装置において、
状態表生成処理部は選ばれた競合メモリ状態パターンでのテスト結果が想定結果と一致していなかったとき、類似度の低い競合メモリ状態パターンのテストケースからテストプログラムを実行するソフトウェアのテスト装置。
【請求項７】
メモリ競合が発生する可能性のあるソフトウェアのテスト方法であって、
処理装置にシナリオ処理部、テスト結果処理部、競合確認処理部及び状態表生成処理部を備え、
シナリオ処理部が記憶装置に格納されたソフトウェアのテストを行うテストプログラムとテストプログラムを実行したときに得られる想定結果とを含むテストシナリオのテストプログラムを実行し、
テスト結果処理部がテストプログラムを実行した結果が想定結果と一致したかどうかを判定し、テスト結果情報を記憶装置に記録し、
競合確認処理部がテストプログラムの実行したときにソフトウェアを構成する複数のプログラムが異なる値を同じアドレスに書き込むメモリ競合を検出し、
状態表生成処理部が競合確認処理部が検出したメモリ競合を基にテストを行う競合メモリ状態毎のテストケースを示す状態表を記憶装置に作成するソフトウェアのテスト方法。

発明の詳細な説明【背景技術】
【０００１】
ソフトウェアの分野では、マイクロプロセッサやオペレーティングシステムにおけるプログラムの最小実行単位として並列に実行可能なスレッド、プロセス、タスク等のモジュールがある。以下、これらを代表してスレッドで説明を行う。
続きを表示（約 920 文字）【０００２】
スレッド間で情報を共有する場合は複数のスレッドが同じメモリへ読み込み、情報を共有する。
【０００３】
このとき、並列に動作するスレッドが同じメモリに対し異なる値を書き込むことをメモリ競合と呼び、メモリ競合が起こった後のメモリの値を競合メモリ状態と呼ぶ。
【０００４】
競合メモリ状態は同一の入力であっても、スレッドの実行順序に依存して処理後の競合メモリ状態が変わる可能性がある。このとき、意図しない競合メモリ状態が発生し、ソフトウェアが設計外の振る舞いを起こす不具合が発生する可能性がある。
【０００５】
排他制御を行うことによりメモリのアクセスを制御することで、意図しないメモリ競合を防ぐことが可能である。
【０００６】
しかしながら、排他制御はソフトウェアの動作遅延を起こすため、リアルタイム性を重視するシステムでは使用できない。よって、このようなシステムにおいては、メモリ競合が起きる恐れがある。
【０００７】
この問題を解決するために特許文献１では、共有メモリへのプログラムのリード及びライト・アクセスを検出する並行脆弱性のテスト方式が開示されている。
【０００８】
まず、グレーボックス・ファザーによりプログラムのテストケースを識別する。次に、識別されたテストケースに基づき、テストケースが優先テストケースであるかどうかを判別するために、競合するペアの組を含むプログラムの２つ以上の分岐を解析する。
【０００９】
そして、テストケースが優先テストケースであることに応答して、テストケースをグレーボックス・ファザーから並行性確認モジュールへ供給し、並行性確認モジュールにより、テストケースを１つ以上のスケジューリング・ポリシーにより使用して、試験を行うことが開示されている。
【先行技術文献】
【特許文献】
【００１０】
特開２０１９－２０４４８２号公報
【発明の概要】
【発明が解決しようとする課題】
（【００１１】以降は省略されています）

関連特許