特許ウォッチ

公開番号2025114723
公報種別公開特許公報(A)
公開日2025-08-05
出願番号2025077759,2022047092
出願日2025-05-08,2022-03-23
発明の名称ニューラルネットワーク演算装置
出願人株式会社デンソー
代理人個人,個人
主分類G06F 1/3206 20190101AFI20250729BHJP(計算;計数)
要約【課題】急峻な電力変動を抑えることができるニューラルネットワーク演算装置を提供する。
【解決手段】ニューラルネットワーク演算装置10は、アレイ状に配置された複数のプロセッシングエレメント(PE)104と、PEに対して供給する入力アクティベーションデータを記憶するアクティベーションメモリ103と、PEのそれぞれの動作を制御するメインコントローラ101と、を備える。アレイ状に配列されたPEは、隣接するPE間でメインコントローラからの命令を転送する機能を備え、クロックジェネレータ11のクロック線がPEを論理的にまとめたグループ毎に接続されている。メインコントローラは、PEへのニューラルネットワーク演算のためのデータの供給に同期して、グループ毎にPEにクロックを供給し、演算処理の起動からの時間の経過に伴ってクロックを供給するグループを増加させる。
【選択図】図1
特許請求の範囲【請求項１】
ニューラルネットワーク処理を行うニューラルネットワーク演算装置（１０）であって、
アレイ状に配置された複数のプロセッサエレメント（１０４）と、
前記プロセッサエレメントに対して供給する入力アクティベーションデータを記憶するアクティベーションメモリ（１０３）と、
クロックジェネレータ（１１）から供給されるクロックをそれぞれのプロセッサエレメントに供給するタイミングを制御すると共に、
前記プロセッサエレメントのそれぞれの動作を制御するメインコントローラ（１０１）と、
を備え、
前記メインコントローラは、ニューラルネットワーク処理の進行状態を検出する機能を備え、前記ニューラルネットワーク処理の進行状態を検出する機能は、ニューラルネットワークの処理が最終層の処理であった場合、後続のニューラルネットワーク処理の有無を判定し、
前記メインコントローラは、後続のニューラルネットワーク処理が存在する場合には、クロックの供給を継続し、後続のニューラルネットワーク処理が存在しない場合には、演算検査処理を実施するように指示し、徐々に消費電力を低減させる
ニューラルネットワーク演算装置。
続きを表示（約 1,600 文字）【請求項２】
アレイ状に配列されたプロセッサエレメントは、隣接するプロセッサエレメント間でメインコントローラからの命令を転送する機能を備え、
前記クロックジェネレータのクロック線は前記プロセッサエレメントを論理的にまとめたグループごとに接続され、
前記メインコントローラは、前記プロセッサエレメントへのニューラルネットワーク演算のためのデータの供給に同期して、前記グループごとに前記プロセッサエレメントにクロックを供給し、演算処理の起動からの時間の経過に伴ってクロックを供給する前記グループを増加させる請求項１に記載のニューラルネットワーク演算装置。
【請求項３】
アレイ状に配列されたプロセッサエレメントは、隣接するプロセッサエレメント間でメインコントローラからの命令を転送する機能を備え、
前記クロックジェネレータのクロック線はプロセッサエレメントの列ごとに接続され、
前記メインコントローラは、演算処理を列ごとに起動するとともに、クロックジェネレータの当該列のクロック供給を指示し、ニューラルネットワーク演算のためデータの供給に同期して前記プロセッサエレメントの列の一端側から順次クロックを供給する請求項１に記載のニューラルネットワーク演算装置。
【請求項４】
クロックジェネレータのクロック線はアレイ状に配列されたプロセッサエレメントの端点から放射状にプロセッサエレメント（６０４）を論理的にまとめたグループ（６０５～６０９）を形成したうえで、該グループのそれぞれに独立にクロック線が接続され、
前記メインコントローラ（６０１）は、演算処理を放射状に接続された前記グループごとに起動するとともにクロックジェネレータ（６１）の当該プロセッサエレメントのグループへのクロック供給を指示し、ニューラルネットワーク演算のためのデータの供給に同期して、前記プロセッサエレメントの端点から順次クロックを供給する請求項１に記載のニューラルネットワーク演算装置。
【請求項５】
クロックジェネレータのクロック線は半導体シリコン上に配置配線されたプロセッサエレメント（８０４）の物理的配置に応じてプロセッサエレメントをまとめたグループを形成したうえで該グループのそれぞれに独立にクロック線が接続され、
前記メインコントローラは、演算処理を前記グループごとに起動するとともにクロックジェネレータの当該プロセッサエレメントのクロック供給を指示し、半導体シリコン上の電力消費が均等になるように順次クロックを供給する請求項１に記載のニューラルネットワーク演算装置。
【請求項６】
前記メインコントローラは、前記プロセッサエレメントに対して演算処理と演算検査処理を選択的に実行指示する請求項１～５のいずれか１項に記載のニューラルネットワーク演算装置。
【請求項７】
前記メインコントローラは、ニューラルネットワーク処理の開始前に、演算検査処理の実行数が漸進的に増加するように実行指示する請求項１～５のいずれか１項に記載のニューラルネットワーク演算装置。
【請求項８】
前記メインコントローラは、ニューラルネットワーク処理の種類を検出し、前記ニューラルネットワーク処理の種類に応じて予め規定された消費電力に基づいて、前記プロセッサエレメントの一部に対して演算検査処理を指示する請求項１～７のいずれか１項に記載のニューラルネットワーク演算装置。
【請求項９】
前記プロセッサエレメントは、各々が異なる機能を実行する複数の処理部を有し、各処理部に独立にクロックを供給可能な構成を有し、
前記メインコントローラは、演算処理の起動時に各プロセッサエレメントの複数の処理部に対する起動タイミングを個別に制御し、段階的に前記プロセッサエレメントを起動する請求項１に記載のニューラルネットワーク演算装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、演算装置に関し、特に、複数のプロセッサエレメントで演算を行うニューラルネットワーク演算装置に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
ＡＩのアクセラレータは多数のＰＥ（Processing Element）を２次元アレイ状に並べたＰＥアレイが並列処理されることが一般的である。これらＰＥアレイを多数配置したＡＩアクセラレータをＳＯＣ全体のうち支配的な領域を占有するような実装形態で構成された場合、ＡＩアクセラレータの起動・停止により、瞬間的に大きな消費電力変動が生じ、結果的に電圧低下などによる不具合が生じる。
【０００３】
この課題を解決するための従来技術として、（１）瞬間的な消費電力変動に耐えうる大容量コンデンサをチップ外部に配置するなどの対策をとる方法や、（２）ＳＯＣ全体で段階的に電力投入・遮断を行い、動作時には変動が発生しないような動作状態を維持する方法などが考えられている。また、処理中の電力変動の制御に関し、特許文献１に記載された技術も知られている。
【先行技術文献】
【特許文献】
【０００４】
特開２０２０－１１９２１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、（１）の方法では、チップ外部にコンデンサを必要とし、追加のコスト増となるだけでなく、特に車載用途などの過酷なシステム要件では、その信頼性や耐久性が新たな課題となる。一方で、（２）の方法では、起動・終了に一定時間を要することから、その間不要な電力消費が発生し、システム全体としての電力効率を棄損する場合があった。
【０００６】
特許文献１に記載された方法では、処理中の電力変動の制御には有効であるものの、起動時の電力消費を段階的に増減させる解決手段とはならない。
【０００７】
そこで、本発明は、上記背景に鑑み、急峻な電力変動を抑えることができるニューラルネットワーク演算装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は上記課題を解決するために以下の技術的手段を採用する。特許請求の範囲及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示す一例であって、本発明の技術的範囲を限定するものではない。
【０００９】
本発明のニューラルネットワーク演算装置は、ニューラルネットワーク処理を行うニューラルネットワーク演算装置（１０）であって、アレイ状に配置された複数のプロセッサエレメント（１０４）と、前記プロセッサエレメントに対して供給する入力アクティベーションデータを記憶するアクティベーションメモリ（１０３）と、前記プロセッサエレメントのそれぞれの動作を制御するメインコントローラ（１０１）とを備え、前記メインコントローラ（１０１）は、クロックジェネレータ（１１）から供給されるクロックをそれぞれのプロセッサエレメントに供給するタイミングを制御する構成を有する。
【００１０】
この構成により、メインコントローラがプロセッサエレメントへのクロック供給タイミングを制御することにより、電力を有効活用したうえで、急峻な電力変動を抑えることができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許