特許ウォッチ

公開番号2025116993
公報種別公開特許公報(A)
公開日2025-08-12
出願番号2024011608
出願日2024-01-30
発明の名称半導体装置
出願人ミツミ電機株式会社
代理人個人,個人
主分類H10D 30/65 20250101AFI20250804BHJP()
要約【課題】オン耐圧の低下を抑制することができる半導体装置を提供する。
【解決手段】半導体装置は、半導体基板の主面に設けられたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間で前記主面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記ドレイン領域に電気的に接続された第1配線と、前記ゲート電極に電気的に接続された第2配線と、前記主面に垂直な平面視で前記第1配線と前記第2配線との間に設けられ、電位が固定される第1導電膜と、を有する。
【選択図】図1
特許請求の範囲【請求項１】
半導体基板の主面に設けられたソース領域及びドレイン領域と、
前記ソース領域と前記ドレイン領域との間で前記主面上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ドレイン領域に電気的に接続された第１配線と、
前記ゲート電極に電気的に接続された第２配線と、
前記主面に垂直な平面視で前記第１配線と前記第２配線との間に設けられ、電位が固定される第１導電膜と、
を有する半導体装置。
続きを表示（約 670 文字）【請求項２】
前記主面の上方に設けられた第１配線層と、
前記第１配線層の上方に設けられた第２配線層と、
を有し、
前記第１配線は、
前記第１配線層に含まれる第１領域と、
前記第２配線層に含まれる第２領域と、
を有し、
前記第２配線は、
前記第１配線層に含まれる第３領域と、
前記第２配線層に含まれる第４領域と、
を有し、
前記第１導電膜は、前記第２配線層に含まれ、前記平面視で前記第２領域と前記第４領域との間に設けられている請求項１に記載の半導体装置。
【請求項３】
前記第１配線層に含まれ、前記平面視で前記第１領域と前記第３領域との間に設けられ、電気的にフローティングである第２導電膜を有する請求項２に記載の半導体装置。
【請求項４】
前記平面視で、前記第２領域の一部と前記第２導電膜の一部とが重なり合う請求項３に記載の半導体装置。
【請求項５】
前記平面視で、前記第１導電膜の一部と前記第２導電膜の一部とが重なり合う請求項３又は４に記載の半導体装置。
【請求項６】
前記平面視で前記第１配線と前記第２配線との間で、前記第２導電膜よりも前記主面に近く設けられ、電気的にフローティングである第３導電膜を有する請求項３又は４に記載の半導体装置。
【請求項７】
前記平面視で、前記第３導電膜の一部と前記第２導電膜の一部とが重なり合う請求項６に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
電界効果トランジスタが高耐圧素子として使用されることがある。
【先行技術文献】
【特許文献】
【０００３】
特開２０２３－１２４２０６号公報
特開昭６０－２６０１５０号公報
特開昭６２－００９６４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の電界効果トランジスタを含む半導体装置では、オン耐圧が低下することがある。
【０００５】
本開示の目的は、オン耐圧の低下を抑制することができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
本開示の一形態に係る半導体装置は、半導体基板の主面に設けられたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間で前記主面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記ドレイン領域に電気的に接続された第１配線と、前記ゲート電極に電気的に接続された第２配線と、前記主面に垂直な平面視で前記第１配線と前記第２配線との間に設けられ、電位が固定される第１導電膜と、を有する。
【発明の効果】
【０００７】
本開示によれば、オン耐圧の低下を抑制することができる。
【図面の簡単な説明】
【０００８】
第１実施形態に係る半導体装置の構成を示す断面図である。
第１実施形態に係る半導体装置における配線層及び導電膜のレイアウトを示す平面図である。
第１実施形態に係る半導体装置における配線層及び導電膜のレイアウトを示す分解図である。
第２実施形態に係る半導体装置の構成を示す断面図である。
第３実施形態に係る半導体装置の構成を示す断面図である。
第４実施形態に係る半導体装置の構成を示す断面図である。
シミュレーションの結果を示す図である。
【発明を実施するための形態】
【０００９】
本願発明者は、パッケージに組み立てた従来の半導体装置において、オン耐圧が低下する原因の検討を行った。そして、パッケージに組み立てた半導体装置のドレインに高電圧が印加された時、パッケージ内の可動電荷がドレインの近傍の保護膜上に移動し、可動電荷から半導体基板に電界が広がっていると考えた。そこで、本願発明者は、可動電荷からの電界の広がりを抑制すべく更に鋭意検討を行った結果、下記の実施形態に想到した。
【００１０】
以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
（【００１１】以降は省略されています）

関連特許