特許ウォッチ

公開番号2025138176
公報種別公開特許公報(A)
公開日2025-09-25
出願番号2024037102
出願日2024-03-11
発明の名称タイマ
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類H10D 89/00 20250101AFI20250917BHJP()
要約【課題】ロック周波数を増やすことなくビットカウンタのカウントアップ及びカウントダウンに要する時間をより短縮するタイマを提供する。
【解決手段】タイマは、複数のビットを含み、クロックに同期して複数のビットのカウント値をカウントアップ又はカウントダウンするビットカウンタと、少なくとも、複数のビットをM(Mは1以上の自然数)個のグループに分割することを許可する分割許可信号と、複数のビットの内、M個のグループに分割する位置に対応するビットを設定する分割位置設定信号と、M個のグループ間の境界部分におけるカウント値のカウントアップ又はカウントダウンを検証する境界検証信号とに基づき、複数のビットをM個のグループに分割する分割回路と、を備え、M個のグループは、互いに同じ数のビットを含み、ビットカウンタは、M個のグループのビットのカウント値を並行して、クロックに同期してカウントアップ又はカウントダウンする。
【選択図】図1
特許請求の範囲【請求項１】
複数のビットを含み、クロックに同期して複数の前記ビットのカウント値をカウントアップ又はカウントダウンするビットカウンタと、
少なくとも、複数の前記ビットをＭ（Ｍは１以上の自然数）個のグループに分割することを許可する分割許可信号と、複数の前記ビットの内、前記Ｍ個のグループに分割する位置に対応するビットを設定する分割位置設定信号と、前記Ｍ個のグループ間の境界部分における前記カウント値のカウントアップ又はカウントダウンを検証する境界検証信号とに基づき、複数の前記ビットを前記Ｍ個のグループに分割する分割回路と、
を備え、
前記Ｍ個のグループは、互いに同じ数のビットを含み、
前記ビットカウンタは、Ｍ個のグループのビットのカウント値を並行して、前記クロックに同期してカウントアップ又はカウントダウンするタイマ。
続きを表示（約 340 文字）【請求項２】
前記分割回路は、
前記分割許可信号と、前記分割位置設定信号と、前記境界検証信号と、前記ビットカウンタを診断するモードに移行することを示す診断モード移行信号と、前記ビットカウンタへの前記カウント値の書込みを許可する書込許可信号と、前記カウント値のカウントアップ又はカウントダウンの開始又は停止を指示するカウント指示信号とに基づき、複数の前記ビットを前記Ｍ個のグループに分割する、請求項１に記載のタイマ。
【請求項３】
前記分割許可信号、前記診断モード移行信号、前記書込許可信号、及び前記カウント指示信号を設定するレジスタと、前記分割位置設定信号を設定するレジスタと、前記境界検証信号を設定するレジスタとを備える、請求項２に記載のタイマ。

発明の詳細な説明【技術分野】
【０００１】
本開示は、タイマに関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
安全機構に用いるタイマなどでは、実際にしようする前にタイマが正常に動作することを確認するため、特許文献１などに開示される技術は、ユーザが設定する設定時間をかけて、タイマの正常性を診断する。このとき、診断時間を短縮するため高速なクロックの切り替えを行うことが望ましい。
【先行技術文献】
【特許文献】
【０００３】
特開平６－２８２３５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ただし、タイマのｂｉｔ幅が膨大になると、診断時間が長時間に及びうる。例えば３２ｂｉｔタイマで４８ＭＨｚのクロックを用いて０から満了までカウントアップした場合、約８９秒かかる。この対策としてクロックをより高速なもの、例えばクロック周波数が２倍のものに切り替えた場合でも、約４５秒近くかかり、またカウントダウンの診断も行えば診断時間がより長時間に及ぶ。また、システムに組み込まれている最大周波数以上に診断時間を短縮したい場合、診断用に専用の発振回路を開発する必要があるため、開発工数が増加し得る。このように従来技術では、タイマの診断時に全てのビットカウンタのカウントアップ及びカウントダウンに要する時間をより短縮する上で、改善の余地がある。
【０００５】
本開示は、上記の事情を踏まえ、クロック周波数を増やすことなくビットカウンタのカウントアップ及びカウントダウンに要する時間をより短縮するタイマを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本開示にかかるタイマは、複数のビットを含み、クロックに同期して複数の前記ビットのカウント値をカウントアップ又はカウントダウンするビットカウンタと、少なくとも、複数の前記ビットをＭ（Ｍは１以上の自然数）個のグループに分割することを許可する分割許可信号と、複数の前記ビットの内、前記Ｍ個のグループに分割する位置に対応するビットを設定する分割位置設定信号と、前記Ｍ個のグループ間の境界部分における前記カウント値のカウントアップ又はカウントダウンを検証する境界検証信号とに基づき、複数の前記ビットを前記Ｍ個のグループに分割する分割回路と、を備え、前記Ｍ個のグループは、互いに同じ数のビットを含み、前記ビットカウンタは、Ｍ個のグループのビットのカウント値を並行して、前記クロックに同期してカウントアップ又はカウントダウンする。
【図面の簡単な説明】
【０００７】
図１は本開示の実施形態にかかるタイマ１００の構成図である。
図２は診断モードレジスタＡ、タイマビット分割レジスタＢ、及びカウント値書込みレジスタＣのそれぞれに設定する情報を説明するための図である。
図３は分割回路１０の構成図である。
図４Ａはタイマ１００の動作を説明するための図である。
図４Ｂはタイマ１００の動作を説明するための図である。
図４Ｃはタイマ１００の動作を説明するための図である。
図５は比較例の動作を説明するための図である。
【発明を実施するための形態】
【０００８】
以下、実施形態を図面に基づいて説明する。なお、同一の機能や構成には、同一又は類似の符号を付して、その説明を適宜省略する。
【０００９】
（実施形態）
図１は本開示の実施形態にかかるタイマ１００の構成図である。タイマ１００は、ビットカウンタ２０に含まれるビット（ｂｉｔ）を、２以上の任意の数に分割することで、ビットカウンタ２０に含まれるビット数を、少なくとも２以上のグループに分け、それらのグループのカウント値を並列にインクリメントするタイマと解釈してよい。タイマ１００は、診断モードレジスタＡ、タイマビット分割レジスタＢ、カウント値書込みレジスタＣ、分割回路１０、及びビットカウンタ２０を備えてよい。
【００１０】
以下では、説明を簡単化するため、３２ビットのビットカウンタ２０に含まれるビットを分割する場合について説明するが、タイマ１００が備えるビットカウンタ２０のビット数は、３２ビットに限定されるものではなく、例えば、２以上のビット、例えば８ビット、１６ビット、６４ビットなどでもよい。以下に説明する分割数は、一例であり、ビットカウンタ２０に含まれるビットの分割数は２以上であればよい。
（【００１１】以降は省略されています）

関連特許