特許ウォッチ

公開番号2025119392
公報種別公開特許公報(A)
公開日2025-08-14
出願番号2024014269
出願日2024-02-01
発明の名称A/Dコンバータ回路
出願人ローム株式会社
代理人個人,個人
主分類H03M 1/10 20060101AFI20250806BHJP(基本電子回路)
要約【課題】簡便な構成で精度よくアナログ信号をデジタルデータに変換できるA/Dコンバータ回路を提供する。
【解決手段】A/Dコンバータ回路1は、同一のアナログ信号がそれぞれ入力され、所定の位相差を有する複数のトリガー信号に応じて、アナログ信号をデジタル信号に変換する複数のA/Dコンバータ10_1～10_mと、複数のトリガー信号から1つのトリガー信号を選択する選択部と、選択されたトリガー信号に応じて、アナログ信号をデジタル信号に変換する基準A/Dコンバータ10_rと、複数のA/Dコンバータのうちの選択されたトリガー信号に対応するA/Dコンバータが変換したデジタル信号および基準A/Dコンバータが変換したデジタル信号に基づいて、選択されたトリガー信号に対応するA/Dコンバータが変換したデジタル信号を補正するための補正パラメータを取得するパラメータ取得部474,476と、を備える。
【選択図】図7
特許請求の範囲【請求項１】
同一のアナログ信号がそれぞれ入力され、所定の位相差を有する複数のトリガー信号のうちの対応するトリガー信号に応じて、前記アナログ信号をそれぞれデジタル信号に変換する複数のＡ／Ｄコンバータと、
前記複数のトリガー信号から１つのトリガー信号を選択する選択部と、
前記選択されたトリガー信号に応じて、前記アナログ信号をデジタル信号に変換する基準Ａ／Ｄコンバータと、
前記複数のＡ／Ｄコンバータのうちの前記選択されたトリガー信号に対応するＡ／Ｄコンバータが変換したデジタル信号および前記基準Ａ／Ｄコンバータが変換したデジタル信号に基づいて、前記選択されたトリガー信号に対応するＡ／Ｄコンバータが変換したデジタル信号を補正するための補正パラメータを取得するパラメータ取得部と、を備える、
Ａ／Ｄコンバータ回路。
続きを表示（約 480 文字）【請求項２】
前記補正パラメータに基づいて、前記Ａ／Ｄコンバータが変換したデジタル信号を補正する補正部をさらに備える、
請求項１に記載のＡ／Ｄコンバータ回路。
【請求項３】
前記補正部は、前記補正パラメータに基づいて、前記Ａ／Ｄコンバータが変換したデジタル信号のオフセットまたはゲインを補正する、
請求項２に記載のＡ／Ｄコンバータ回路。
【請求項４】
前記パラメータ取得部は、前記複数のＡ／Ｄコンバータが変換したデジタル信号のそれぞれについて前記補正パラメータを取得し、
前記補正部は、前記複数のＡ／Ｄコンバータが変換したデジタル信号のそれぞれを前記補正パラメータに基づいて補正する、
請求項２または３に記載のＡ／Ｄコンバータ回路。
【請求項５】
前記補正部によってそれぞれ補正された前記複数のＡ／Ｄコンバータが変換したデジタル信号を統合し、前記アナログ信号をデジタル波形に変換したデジタルデータを生成する統合部をさらに備える、
請求項４に記載のＡ／Ｄコンバータ回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、Ａ／Ｄコンバータ回路に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
従来より、複数のＡ／Ｄコンバータ（以下、「ＡＤＣ」とも称する。）を所定の位相差で駆動することにより、アナログ信号をデジタル信号に変換するタイムインターリーブ方式（以下、単に「インターリーブ方式」ともいう。）のＡ／Ｄコンバータ回路が利用されている。
【０００３】
インターリーブ方式のＡ／Ｄコンバータ回路では、複数のＡＤＣを使用するため、それらのＡＤＣにおけるミスマッチにより、出力データの波形に歪みが起こることがある。特許文献１および非特許文献１には、ミスマッチによる波形の歪みを補正するための技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
特開２０１４－２３１６４号公報
【非特許文献】
【０００５】
松野隼也、古田雅則、板倉哲朗．タイムインターリーブＡＤＣの高速化と小面積化を両立させるデジタル補正技術．東芝レビュー．２０１４，ｖｏｌ．６９，ｎｏ．７，ｐ．２８－３１
【０００６】
［概要］
しかしながら、本発明者らは、以下の課題を認識するに至った。すなわち、簡便な構成でＡ／Ｄコンバータの出力データを補正する余地があるものと考えた。
【０００７】
本開示はこうした状況に鑑みてなされたものであり、その例示的な目的の一つは、簡便な構成で精度よくアナログ信号をデジタルデータに変換できるＡ／Ｄコンバータ回路を提供することにある。
【０００８】
本開示のある態様のＡ／Ｄコンバータ回路は、同一のアナログ信号がそれぞれ入力され、所定の位相差を有する複数のトリガー信号のうちの対応するトリガー信号に応じて、アナログ信号をそれぞれデジタル信号に変換する複数のＡ／Ｄコンバータと、複数のトリガー信号から１つのトリガー信号を選択する選択部と、選択されたトリガー信号に応じて、アナログ信号をデジタル信号に変換する基準Ａ／Ｄコンバータと、複数のＡ／Ｄコンバータのうちの選択されたトリガー信号に対応するＡ／Ｄコンバータが変換したデジタル信号および基準Ａ／Ｄコンバータが変換したデジタル信号に基づいて、選択されたトリガー信号に対応するＡ／Ｄコンバータが変換したデジタル信号を補正するための補正パラメータを取得するパラメータ取得部と、を備える。
【０００９】
なお、以上の構成要素の任意の組合せ、本開示の表現を方法、装置、システムなどの間で変換したものもまた、本開示の態様として有効である。
【図面の簡単な説明】
【００１０】
図１は、参考技術に係るインターリーブ方式のＡ／Ｄコンバータ回路を示す図である。
図２は、参考技術に係るＡ／Ｄコンバータ回路の動作を説明するための図である。
図３は、スプリアスが現れるデジタルデータの一例を示す図である。
図４は、本開示の一実施形態に係るＡ／Ｄコンバータ回路のブロック図である。
図５は、ｍ個のＡＤＣに入力されるトリガー信号を示すタイミングチャートである。
図６は、基準ＡＤＣがアナログ信号を取得するタイミングを説明するためのタイミングチャートである。
図７は、本開示の一実施形態に係る補正回路ブロックのブロック図である。
図８は、同実施形態に係るＡ／Ｄコンバータ回路が取り得るモードを示す図である。
図９は、同実施形態に係るＡ／Ｄコンバータ回路が実施するオフセット測定処理のフローチャートである。
図１０は、同実施形態に係るＡ／Ｄコンバータ回路が実施するゲイン測定処理のフローチャートである。
図１１は、同実施形態に係るＡ／Ｄコンバータ回路がチャンネル１のオフセットパラメータを取得し、チャンネル１のデジタル信号のオフセットを補正する流れの一例を示すタイミングチャートである。
図１２は、同実施形態に係るＡ／Ｄコンバータ回路がチャンネル１のゲインパラメータを取得し、チャンネル１のデジタル信号のゲインを補正する流れの一例を示すタイミングチャートである。
図１３は、ｍ個のチャンネルについてオフセット測定を実施し、それぞれのチャンネルについてオフセットを補正する流れを示すタイミングチャートである。
（【００１１】以降は省略されています）

関連特許