特許ウォッチ

公開番号2025127598
公報種別公開特許公報(A)
公開日2025-09-02
出願番号2024024377
出願日2024-02-21
発明の名称光電変換装置
出願人キヤノン株式会社
代理人個人,個人,個人,個人
主分類H04N 25/704 20230101AFI20250826BHJP(電気通信技術)
要約【課題】読み出し時間の増大を抑制しつつ、良好な精度の焦点検出用信号を取得することが可能な光電変換装置を提供すること。
【解決手段】第1光電変換部で生成された電荷と第2光電変換部で生成された電荷とが加算された電荷に基づく信号が読み出される第1モードと、前記第1光電変換部及び前記第2光電変換部のいずれか一方で生成された電荷に基づく信号が読み出され、その後に前記第1光電変換部で生成された電荷と前記第2光電変換部で生成された電荷とが加算された電荷に基づく信号が読み出される第2モードとにより、画素アレイからの読み出しが行われ、第1領域からの読み出しは前記第1モードにより行われ、第2領域からの読み出しは前記第2モードにより行われ、前記第1領域及び前記第2領域の間に配された第3領域の一部からの読み出しは前記第1モードにより行われ、他の一部からの読み出しは前記第2モードにより行われる。
【選択図】図7
特許請求の範囲【請求項１】
複数の行及び複数の列をなすように配された複数のマイクロレンズと、
前記複数のマイクロレンズにそれぞれ対応して配された複数の単位画素を含む画素アレイと、
を有し、
前記複数の単位画素の各々は、第１光電変換部及び第２光電変換部を含み、
前記第１光電変換部で生成された電荷と前記第２光電変換部で生成された電荷とが加算された電荷に基づく信号が読み出される第１モードと、前記第１光電変換部及び前記第２光電変換部のいずれか一方で生成された電荷に基づく信号が読み出され、その後に前記第１光電変換部で生成された電荷と前記第２光電変換部で生成された電荷とが加算された電荷に基づく信号が読み出される第２モードとにより、前記画素アレイからの読み出しが行われ、
前記画素アレイに対して、第１領域と、第２領域と、前記第１領域及び前記第２領域の間に配された第３領域とを含む複数の領域に分割された読み出し制御が行われ、
前記第１領域に含まれるすべての行の単位画素からの読み出しは前記第１モードにより行われ、
前記第２領域に含まれるすべての行の単位画素からの読み出しは前記第２モードにより行われ、
前記第３領域に含まれる一部の行の単位画素からの読み出しは前記第１モードにより行われ、他の一部の行の単位画素からの読み出しは前記第２モードにより行われる
ことを特徴とする光電変換装置。
続きを表示（約 1,100 文字）【請求項２】
前記複数の単位画素は第１単位画素及び第２単位画素を含み、
前記第１単位画素の前記第１光電変換部で生成された電荷と、前記第１単位画素の前記第２光電変換部で生成された電荷と、前記第２単位画素の前記第１光電変換部で生成された電荷と、前記第２単位画素の前記第２光電変換部で生成された電荷とが１つのフローティングディフュージョンに転送される
ことを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記第１単位画素と前記第２単位画素は同一の列に配されている
ことを特徴とする請求項２に記載の光電変換装置。
【請求項４】
前記第１単位画素と前記第２単位画素は前記同一の列において隣接して配されている
ことを特徴とする請求項３に記載の光電変換装置。
【請求項５】
前記第１単位画素と前記第２単位画素は互いに異なる色の光に感度を有する
ことを特徴とする請求項２に記載の光電変換装置。
【請求項６】
前記第１単位画素及び前記第２単位画素の各々は前記第３領域に含まれ、
前記第１単位画素からの読み出しは前記第１モードにより行われ、
前記第２単位画素からの読み出しは前記第２モードにより行われる
ことを特徴とする請求項２に記載の光電変換装置。
【請求項７】
前記第１単位画素からの読み出しと前記第２単位画素からの読み出しは互いに異なるタイミングに行われる
ことを特徴とする請求項６に記載の光電変換装置。
【請求項８】
前記複数の列の各々に対応して配された複数の出力線を更に有し、
前記第１単位画素から読みだされた信号と前記第２単位画素から読みだされた信号とがいずれも前記複数の出力線のうちの同一の出力線に出力される
ことを特徴とする請求項２に記載の光電変換装置。
【請求項９】
前記複数の列の各々に対応して配された４以上の出力線を更に有し、
前記第１単位画素から読みだされた信号と前記第２単位画素から読みだされた信号とがいずれも前記４以上の出力線のうちの同一の出力線に出力される
ことを特徴とする請求項２に記載の光電変換装置。
【請求項１０】
前記第１モード及び前記第２モードにより読み出された信号に基づくデジタル信号を保持するメモリを更に有し、
前記メモリは、前記第３領域の単位画素から前記第２モードにより読み出された信号のうち、前記第１光電変換部及び前記第２光電変換部のいずれか一方で生成された電荷に基づくデジタル信号を出力しない
ことを特徴とする請求項１に記載の光電変換装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、光電変換装置に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
ＸＹアドレス型の撮像装置であるＣＭＯＳイメージセンサを備えたデジタルカメラ等の撮像システムにおいて、多機能化が進んでいる。静止画又は動画といった画像の生成に加えて、焦点調節等の撮像システムの制御が撮像装置で得られた被写体情報に基づいて行われることもある。
【０００３】
特許文献１及び特許文献２には、撮像装置から得られた信号を用いた瞳分割方式の焦点検出が可能な技術が開示されている。撮像装置の画素ごとに１つのマイクロレンズと２つのフォトダイオードを備えることにより、２つのフォトダイオードの各々は撮影レンズの異なる瞳領域を通過した光を受光する。この２つのフォトダイオードからの出力信号を比較することで焦点検出を行うことが可能である。また、２つのフォトダイオードからの出力信号を加算することで画像を生成することも可能である。
【０００４】
また、特許文献２においては、画素領域内において焦点検出用の信号取得が行われる領域と焦点検出用の信号取得が行われない領域とを分ける制御方法が開示されている。この手法によれば、焦点検出用の信号取得のための読み出し時間の増大を抑制することが可能である。
【先行技術文献】
【特許文献】
【０００５】
特開２００１－１２４９８４号公報
特開２０１６－０２１０５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献２のように焦点検出用の信号取得が行われる領域と焦点検出用の信号取得が行われない領域とが分かれている構成において、これらの領域の走査方法によっては、焦点検出用信号の精度が低下する場合があり得る。
【０００７】
本発明の目的は、読み出し時間の増大を抑制しつつ、良好な精度の焦点検出用信号を取得することが可能な光電変換装置を提供することにある。
【課題を解決するための手段】
【０００８】
本明細書の一開示によれば、複数の行及び複数の列をなすように配された複数のマイクロレンズと、前記複数のマイクロレンズにそれぞれ対応して配された複数の単位画素を含む画素アレイと、を有し、前記複数の単位画素の各々は、第１光電変換部及び第２光電変換部を含み、前記第１光電変換部で生成された電荷と前記第２光電変換部で生成された電荷とが加算された電荷に基づく信号が読み出される第１モードと、前記第１光電変換部及び前記第２光電変換部のいずれか一方で生成された電荷に基づく信号が読み出され、その後に前記第１光電変換部で生成された電荷と前記第２光電変換部で生成された電荷とが加算された電荷に基づく信号が読み出される第２モードとにより、前記画素アレイからの読み出しが行われ、前記画素アレイに対して、第１領域と、第２領域と、前記第１領域及び前記第２領域の間に配された第３領域とを含む複数の領域に分割された読み出し制御が行われ、前記第１領域に含まれるすべての行の単位画素からの読み出しは前記第１モードにより行われ、前記第２領域に含まれるすべての行の単位画素からの読み出しは前記第２モードにより行われ、前記第３領域に含まれる一部の行の単位画素からの読み出しは前記第１モードにより行われ、他の一部の行の単位画素からの読み出しは前記第２モードにより行われることを特徴とする光電変換装置が提供される。
【発明の効果】
【０００９】
本発明によれば、読み出し時間の増大を抑制しつつ、良好な精度の焦点検出用信号を取得することが可能な光電変換装置が提供される。
【図面の簡単な説明】
【００１０】
第１実施形態に係る撮像装置の構成例を示すブロック図である。
第１実施形態に係る垂直走査部及び画素アレイの構成例を示すブロック図である。
第１実施形態に係る画素群の構成例を示す回路図である。
第１実施形態に係る画素アレイに対して設定される測距領域を示す模式図である。
第１実施形態に係る画素群のリセット動作及び読み出し動作を示すタイミング図である。
第１実施形態に係る画素群のリセット動作及び読み出し動作を示すタイミング図である。
第１実施形態に係る画素アレイにおけるリセット動作及び読み出し動作の垂直走査を示すタイミング図である。
第１実施形態に係る各領域におけるリセット動作及び読み出し動作を示すタイミング図である。
第１実施形態に係る各領域におけるリセット動作及び読み出し動作を示すタイミング図である。
第２実施形態に係る画素群の構成例を示す回路図である。
第２実施形態に係る画素アレイにおけるリセット動作及び読み出し動作の垂直走査を示すタイミング図である。
第３実施形態に係る撮像装置の構成例を示すブロック図である。
第３実施形態に係る画素アレイにおけるリセット動作及び読み出し動作の垂直走査を示すタイミング図である。
第３実施形態に係るラインメモリ部におけるデータ入出力を示すタイミング図である。
第４実施形態に係る撮像装置の構成例を示すブロック図である。
第５実施形態に係る機器の概略構成を示すブロック図である。
第６実施形態に係る機器の概略構成を示すブロック図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許