特許ウォッチ

公開番号2025131940
公報種別公開特許公報(A)
公開日2025-09-10
出願番号2022083354
出願日2022-05-20
発明の名称半導体装置
出願人ローム株式会社
代理人個人
主分類H01L 21/60 20060101AFI20250903BHJP(基本的電気素子)
要約【課題】第1スイッチング素子の小型化を図りつつより多彩な接続部材の接続が可能である半導体装置を提供すること。
【解決手段】半導体装置A1は、厚さ方向zのz1側に配置され且つ主電流が流れる第1電極212を有する第1スイッチング素子21と、第1電極212に接続された第1主接続部材51および第1副接続部材61と、を備える。第1主接続部材51は、第1主金属を主成分とする。第1副接続部材61は、第1副金属を主成分とする。第1主金属と第1副金属とは、互いに異なる。
【選択図】図14
特許請求の範囲【請求項１】
厚さ方向の第１側に配置され且つ主電流が流れる第１電極を有する第１スイッチング素子と、
前記第１電極に接続された第１主接続部材および第１副接続部材と、を備え、
前記第１主接続部材は、第１主金属を主成分とし、
前記第１副接続部材は、第１副金属を主成分とし、
前記第１主金属と前記第１副金属とは、互いに異なる、半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記第１主接続部材の断面積は、前記第１副接続部材の断面積よりも大きい、請求項１に記載の半導体装置。
【請求項３】
前記第１電極に接続された第２副接続部材をさらに備え、
前記第２副接続部材は、第２副金属を主成分とし、
前記第２副金属は、前記第１主金属および前記第１副金属と異なる、請求項１または２に記載の半導体装置。
【請求項４】
前記第１主接続部材の断面積は、前記第２副接続部材の断面積よりも大きい、請求項３に記載の半導体装置。
【請求項５】
前記第１スイッチング素子は、前記厚さ方向の第２側に配置され且つ主電流が流れる第２電極と、前記厚さ方向の前記第１側に配置された第３電極および第４電極をさらに有し、
前記第３電極に接続され且つ第３副金属を主成分とする第３副接続部材と、
前記第４電極に接続され且つ第４副金属を主成分とする第４副接続部材と、をさらに備える、請求項３に記載の半導体装置。
【請求項６】
前記厚さ方向に視て、前記第１電極は、前記第３電極および前記第４電極よりも大きい、請求項５に記載の半導体装置。
【請求項７】
前記厚さ方向の前記第１側を向く第１主面を有し、前記厚さ方向と直交する第１方向の第１側に配置された第１導電層と、
前記厚さ方向の前記第１側を向く第２主面を有し、前記第１方向の第２側に配置された第２導電層と、
第１副導電部材および第２副導電部材と、をさらに備え、
前記第１スイッチング素子の前記第２電極は、前記第１導電層の前記第１主面に導通接合されており、
前記第１主接続部材は、前記第２導電層の前記第２主面に接続されており、
前記第１副接続部材は、前記第１副導電部材に接続されており、
前記第２副接続部材は、前記第２副導電部材に接続されている、請求項５に記載の半導体装置。
【請求項８】
第３副導電部材および第４副導電部材をさらに備え、
前記第３副接続部材は、前記第３副導電部材に接続されており、
前記第４副接続部材は、前記第４副導電部材に接続されている、請求項７に記載の半導体装置。
【請求項９】
前記厚さ方向および前記第１方向と直交する第２方向に配列された複数の前記第１スイッチング素子を備える、請求項８に記載の半導体装置。
【請求項１０】
前記厚さ方向の前記第１側に配置された第５電極および前記第２側に配置された第６電極を各々が有し、前記第２方向に配列された、複数の第２スイッチング素子と、
前記第５電極と前記第１導電層の前記第１主面とに個別に接続された複数の第２主接続部材と、
第５副導電部材と、
前記第５電極および前記第５副導電部材に接続され且つ第５副金属を主成分とする第５副接続部材と、をさらに備え、
前記第２主接続部材は、第２主金属を主成分とし、
前記第２主金属と前記第５副金属とは、互いに異なる、請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 3,500 文字）【背景技術】
【０００２】
スイッチング素子等の半導体素子を備えた半導体装置が広く知られている。特許文献１には、従来の半導体装置の一例が開示されている。同文献に開示された半導体装置は、複数の第１スイッチング素子、複数の第２スイッチング素子、第１電源端子および第２電源端子を備える。第２電源端子は、第１帯状部、複数の第２帯状部、および外部接続部を有する。複数の第２帯状部と複数の第２スイッチング素子とは、複数の第２導通ワイヤによって個別に接続されている。また、複数の第１スイッチング素子には、複数の第１導通ワイヤが個別に接続されている。
【先行技術文献】
【特許文献】
【０００３】
再表２０１９／０９８３６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
第１スイッチング素子または第２スイッチング素子には、スイッチングの対象となる電流を流すためのワイヤの他に、種々の機能を果たすワイヤが接続される場合がある。これらのワイヤをはじめとする接続部材を接続するための電極を新たに設けると、第１スイッチング素子および第２スイッチング素子の小型化が阻害されてしまう。
【０００５】
本開示は、上記した事情のもとで考え出されたものであって、第１スイッチング素子の小型化を図りつつより多彩な接続部材の接続が可能である半導体装置を提供することをその課題とする。
【課題を解決するための手段】
【０００６】
本開示によって提供される半導体装置は、厚さ方向の第１側に配置され且つ主電流が流れる第１電極を有する第１スイッチング素子と、前記第１電極に接続された第１主接続部材および第１副接続部材と、を備え、前記第１主接続部材は、第１主金属を主成分とし、前記第１副接続部材は、第１副金属を主成分とし、前記第１主金属と前記第１副金属とは、互いに異なる。
【発明の効果】
【０００７】
本開示によれば、第１スイッチング素子の小型化を図りつつより多彩な接続部材の接続が可能である半導体装置を提供することができる。
【０００８】
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【０００９】
図１は、本開示の第１実施形態に係る半導体装置を示す平面図である。
図２は、本開示の第１実施形態に係る半導体装置を示す底面図である。
図３は、本開示の第１実施形態に係る半導体装置を示す側面図である。
図４は、図１のＩＶ－ＩＶ線に沿う断面図である。
図５は、図１のＶ－Ｖ線に沿う断面図である。
図６は、図１のＶＩ－ＶＩ線に沿う断面図である。
図７は、図１のＶＩＩ－ＶＩＩ線に沿う断面図である。
図８は、図１のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。
図９は、図１のＩＸ－ＩＸ線に沿う断面図である。
図１０は、図１のＸ－Ｘ線に沿う断面図である。
図１１は、図１のＸＩ－ＸＩ線に沿う断面図である。
図１２は、本開示の第１実施形態に係る半導体装置を示す要部平面図である。
図１３は、本開示の第１実施形態に係る半導体装置を示す要部平面図である。
図１４は、本開示の第１実施形態に係る半導体装置を示す要部拡大平面図である。
図１５は、本開示の第１実施形態に係る半導体装置を示す要部拡大平面図である。
図１６は、本開示の第２実施形態に係る半導体装置を示す平面図である。
図１７は、本開示の第２実施形態に係る半導体装置を示す要部平面図である。
図１８は、本開示の第２実施形態に係る半導体装置を示す要部平面図である。
図１９は、本開示の第２実施形態に係る半導体装置を示す要部拡大平面図である。
図２０は、本開示の第２実施形態に係る半導体装置を示す要部拡大平面図である。
図２１は、本開示の第２実施形態に係る半導体装置の第１変形例を示す平面図である。
図２２は、本開示の第２実施形態に係る半導体装置の第１変形例を示す要部平面図である。
図２３は、本開示の第２実施形態に係る半導体装置の第１変形例を示す要部平面図である。
図２４は、本開示の第２実施形態に係る半導体装置の第１変形例を示す要部拡大平面図である。
図２５は、本開示の第２実施形態に係る半導体装置の第１変形例を示す要部拡大平面図である。
図２６は、本開示の第３実施形態に係る半導体装置を示す平面図である。
図２７は、本開示の第３実施形態に係る半導体装置を示す要部平面図である。
図２８は、本開示の第３実施形態に係る半導体装置を示す要部平面図である。
図２９は、本開示の第３実施形態に係る半導体装置を示す要部拡大平面図である。
図３０は、本開示の第３実施形態に係る半導体装置を示す要部拡大平面図である。
図３１は、本開示の第３実施形態に係る半導体装置の第１変形例を示す要部拡大平面図である。
図３２は、本開示の第３実施形態に係る半導体装置の第１変形例を示す要部拡大平面図である。
図３３は、本開示の第３実施形態に係る半導体装置の第２変形例を示す要部拡大平面図である。
図３４は、本開示の第３実施形態に係る半導体装置の第２変形例を示す要部拡大平面図である。
図３５は、本開示の第３実施形態に係る半導体装置の第３変形例を示す要部拡大平面図である。
図３６は、本開示の第３実施形態に係る半導体装置の第３変形例を示す要部拡大平面図である。
図３７は、本開示の第４実施形態に係る半導体装置を示す要部拡大平面図である。
図３８は、本開示の第４実施形態に係る半導体装置を示す要部拡大平面図である。
図３９は、本開示の第４実施形態に係る半導体装置の第１変形例を示す要部拡大平面図である。
図４０は、本開示の第４実施形態に係る半導体装置の第１変形例を示す要部拡大平面図である。
図４１は、本開示の第５実施形態に係る半導体装置を示す要部拡大平面図である。
図４２は、本開示の第５実施形態に係る半導体装置を示す要部拡大平面図である。
図４３は、本開示の第６実施形態に係る半導体装置を示す要部拡大平面図である。
図４４は、本開示の第６実施形態に係る半導体装置を示す要部拡大平面図である。
図４５は、本開示の第６実施形態に係る半導体装置の第１変形例を示す要部拡大平面図である。
図４６は、本開示の第６実施形態に係る半導体装置の第１変形例を示す要部拡大平面図である。
図４７は、本開示の第７実施形態に係る半導体装置を示す平面図である。
図４８は、本開示の第７実施形態に係る半導体装置を示す要部平面図である。
図４９は、本開示の第７実施形態に係る半導体装置を示す要部平面図である。
図５０は、本開示の第７実施形態に係る半導体装置を示す要部拡大平面図である。
図５１は、本開示の第７実施形態に係る半導体装置を示す要部拡大平面図である。
図５２は、本開示の第７実施形態に係る半導体装置を示す要部拡大斜視図である。
図５３は、本開示の第７実施形態に係る半導体装置の第１変形例を示す平面図である。
図５４は、本開示の第７実施形態に係る半導体装置の第１変形例を示す要部平面図である。
図５５は、本開示の第７実施形態に係る半導体装置の第１変形例を示す要部平面図である。
図５６は、本開示の第７実施形態に係る半導体装置の第１変形例を示す要部拡大平面図である。
図５７は、本開示の第７実施形態に係る半導体装置の第１変形例を示す要部拡大平面図である。
図５８は、本開示の第７実施形態に係る半導体装置の第１変形例を示す要部拡大斜視図である。
図５９は、本開示の第８実施形態に係る半導体装置を示す要部平面図である。
図６０は、本開示の第８実施形態に係る半導体装置を示す要部平面図である。
【発明を実施するための形態】
【００１０】
以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
（【００１１】以降は省略されています）

関連特許