特許ウォッチ

公開番号2025130569
公報種別公開特許公報(A)
公開日2025-09-08
出願番号2024027824
出願日2024-02-27
発明の名称基準電圧源
出願人ローム株式会社
代理人個人,個人
主分類G05F 3/24 20060101AFI20250901BHJP(制御;調整)
要約【課題】製造ばらつきの影響を受けにくい基準電圧源を提供する。
【解決手段】第1トランジスタM1は、エンハンスメント型のNチャンネルMOSFETであり、ソースが接地ラインVSSと接続され、ゲートおよびドレインが出力ノードVREFと接続される。第2トランジスタM2は、デプレッション型のNチャンネルMOSFETであり、ドレインが電源ラインVDDと接続され、ゲート、ソースおよびバックゲートが出力ノードVREFと接続される。バックゲート電圧調節回路110には、基準電圧源100の出力である基準電圧V_refがフィードバックされ、第1トランジスタM1のバックゲートに、基準電圧V_refと正の相関を有するバイアス電圧V_sb1を供給する。
【選択図】図3
特許請求の範囲【請求項１】
電源ラインと、
接地ラインと、
出力ノードと、
ソースが前記接地ラインと接続され、ゲートおよびドレインが前記出力ノードと接続されたエンハンスメント型のＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である第１トランジスタと、
ドレインが前記電源ラインと接続され、ゲート、ソースおよびバックゲートが前記出力ノードと接続されたデプレッション型のＮチャンネルＭＯＳＦＥＴである第２トランジスタと、
前記第１トランジスタのバックゲートに、前記出力ノードに発生する基準電圧と正の相関を有するバイアス電圧を供給するバックゲート電圧調節回路と、
を備える、基準電圧源。
続きを表示（約 1,300 文字）【請求項２】
前記バックゲート電圧調節回路は、ゲートが前記出力ノードと接続されたデプレッション型のＮチャンネルＭＯＳＦＥＴである第３トランジスタを含み、前記第３トランジスタのソース電圧に応じた前記バイアス電圧を出力する、請求項１に記載の基準電圧源。
【請求項３】
前記バックゲート電圧調節回路は、前記第３トランジスタのソースと前記接地ラインの間に直列に接続された第１抵抗および第２抵抗をさらに含み、前記第１抵抗と前記第２抵抗の接続ノードの電圧が、前記バイアス電圧である、請求項２に記載の基準電圧源。
【請求項４】
前記第１抵抗と前記第２抵抗は、異なる温度係数を有する、請求項３に記載の基準電圧源。
【請求項５】
前記バックゲート電圧調節回路は、
前記第３トランジスタのバックゲートとソースの間の電圧を、前記第１トランジスタおよび前記第２トランジスタに流れる電流に応じて調節する安定化回路をさらに含む、請求項３または４に記載の基準電圧源。
【請求項６】
前記安定化回路は、
ゲートに前記基準電圧を受け、ソースが前記接地ラインと接続され、バックゲートに前記バイアス電圧を受ける第４トランジスタと、
前記第３トランジスタの前記バックゲートと前記ソースの間に接続された第３抵抗と、
前記第４トランジスタに流れる電流を折り返して前記第３抵抗に供給するカレントミラー回路と、
を含む、請求項５に記載の基準電圧源。
【請求項７】
電源ラインと、
接地ラインと、
出力ノードと、
ソースが前記接地ラインと接続され、ゲートおよびドレインが前記出力ノードと接続されたエンハンスメント型のＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である第１トランジスタと、
ドレインが前記電源ラインと接続され、ゲート、ソースおよびバックゲートが前記出力ノードと接続されたデプレッション型のＮチャンネルＭＯＳＦＥＴである第２トランジスタと、
ゲートが前記出力ノードと接続されたデプレッション型のＮチャンネルＭＯＳＦＥＴである第３トランジスタと、
を備え、
前記第１トランジスタのバックゲートに、前記第３トランジスタのソース電圧に応じたバイアス電圧が供給されている、基準電圧源。
【請求項８】
前記第３トランジスタのソースと前記接地ラインの間に直列に接続された第１抵抗および第２抵抗をさらに備え、
前記第１抵抗と前記第２抵抗の接続ノードの電圧が、前記バイアス電圧である、請求項７に記載の基準電圧源。
【請求項９】
ゲートに前記出力ノードに発生する基準電圧を受け、ソースが前記接地ラインと接続され、バックゲートに前記バイアス電圧を受ける第４トランジスタと、
前記第３トランジスタの前記バックゲートと前記ソースの間に接続された第３抵抗と、
前記第４トランジスタに流れる電流を折り返して前記第３抵抗に供給するカレントミラー回路と、
をさらに備える、請求項７または８に記載の基準電圧源。

発明の詳細な説明【技術分野】
【０００１】
本開示は、基準電圧源に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
さまざまな半導体集積回路に、基準電圧源が搭載される。基準電圧源は、電源電圧や温度に依存しない基準電圧を発生する回路であり、その代表的なものとして、バンドギャップリファレンス回路が知られる。
【先行技術文献】
【特許文献】
【０００３】
特開２００７－１８８２４５号公報
【０００４】
［概要］
本開示は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、製造ばらつきの影響を受けにくい基準電圧源の提供にある。
【０００５】
本開示のある態様の基準電圧源は、電源ラインと、接地ラインと、出力ノードと、ソースが接地ラインと接続され、ゲートおよびドレインが出力ノードと接続されたエンハンスメント型のＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である第１トランジスタと、ドレインが電源ラインと接続され、ゲート、ソースおよびバックゲートが出力ノードと接続されたデプレッション型のＮチャンネルＭＯＳＦＥＴである第２トランジスタと、第１トランジスタのバックゲートに、出力ノードに発生する基準電圧と正の相関を有するバイアス電圧を供給するバックゲート電圧調節回路と、を備える。
【０００６】
本開示の別の態様もまた、基準電圧源である。この基準電圧源は、電源ラインと、接地ラインと、出力ノードと、ソースが接地ラインと接続され、ゲートおよびドレインが出力ノードと接続されたエンハンスメント型のＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である第１トランジスタと、ドレインが電源ラインと接続され、ゲート、ソースおよびバックゲートが出力ノードと接続されたデプレッション型のＮチャンネルＭＯＳＦＥＴである第２トランジスタと、ゲートが出力ノードと接続されたデプレッション型のＮチャンネルＭＯＳＦＥＴである第３トランジスタと、を備える。第１トランジスタのバックゲートに、第３トランジスタのソース電圧に応じたバイアス電圧が供給されている。
【０００７】
なお、以上の構成要素を任意に組み合わせたもの、本開示の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【図面の簡単な説明】
【０００８】
図１は、比較技術に係る基準電圧源を説明する回路図である。
図２は、図１の基準電圧源の特性（シミュレーション結果）を示す図である。
図３は、実施形態に係る基準電圧源の回路図である。
図４は、実施例１に係る基準電圧源の回路図である。
図５は、図４の基準電圧源の特性（シミュレーション結果）を示す図である。
図６は、第１抵抗と第２抵抗の温度係数の最適化の一例を説明する図である。
図７は、実施例３に係る基準電圧源の回路図である。
図８は、図７の基準電圧源の特性（シミュレーション結果）を示す図である。
【０００９】
［詳細な説明］
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【００１０】
一実施形態に係る基準電圧源は、電源ラインと、接地ラインと、出力ノードと、ソースが接地ラインと接続され、ゲートおよびドレインが出力ノードと接続されたエンハンスメント型のＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である第１トランジスタと、ドレインが電源ラインと接続され、ゲート、ソースおよびバックゲートが出力ノードと接続されたデプレッション型のＮチャンネルＭＯＳＦＥＴである第２トランジスタと、第１トランジスタのバックゲートに、出力ノードに発生する基準電圧と正の相関を有するバイアス電圧を供給するバックゲート電圧調節回路と、を備える。
（【００１１】以降は省略されています）

関連特許