TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2025125744
公報種別
公開特許公報(A)
公開日
2025-08-28
出願番号
2024021870
出願日
2024-02-16
発明の名称
半導体装置
出願人
ローム株式会社
代理人
個人
,
個人
,
個人
主分類
H01L
21/76 20060101AFI20250821BHJP(基本的電気素子)
要約
【課題】 耐圧を向上可能な半導体装置を提供する。
【解決手段】
半導体装置は、平面視において、素子領域を囲む環状の第1トレンチTR1と、エピタキシャル半導体層14の表面から下地エピタキシャル半導体層12を貫通する深さまで延び、平面視において、第1トレンチTR1を囲む環状の第2トレンチTR2と、エピタキシャル半導体層14の表面から下地エピタキシャル半導体層12を貫通する深さまで延び、平面視において、第1トレンチTR1と第2トレンチTR2を繋ぐ第3トレンチTR3と、を備え、平面視において、第3トレンチTR3は、第1トレンチTR1側に位置する第1領域R1と、第2トレンチTR2側に位置する第2領域R2と、を備え、第3トレンチTR3の第1領域R1は、基板11とは電気的に絶縁されており、第3トレンチTR3の第2領域R2内には、基板11に電気的に接続された導電領域CR3が埋め込まれている。
【選択図】 図2
特許請求の範囲
【請求項1】
基板上に形成された下地エピタキシャル半導体層と、
前記下地エピタキシャル半導体層上に埋込半導体層を介して形成されたエピタキシャル半導体層と、
前記エピタキシャル半導体層の表面から前記下地エピタキシャル半導体層を貫通する深さまで延び、平面視において、素子領域を囲む環状の第1トレンチと、
前記エピタキシャル半導体層の表面から前記下地エピタキシャル半導体層を貫通する深さまで延び、平面視において、前記第1トレンチを囲む環状の第2トレンチと、
前記エピタキシャル半導体層の表面から前記下地エピタキシャル半導体層を貫通する深さまで延び、平面視において、前記第1トレンチと前記第2トレンチを繋ぐ第3トレンチと、
を備え、
平面視において、前記第3トレンチは、
前記第1トレンチ側に位置する第1領域と、
前記第2トレンチ側に位置する第2領域と、
を備え、
前記第3トレンチの前記第1領域は、前記基板とは電気的に絶縁されており、
前記第3トレンチの前記第2領域内には、前記基板に電気的に接続された導電領域が埋め込まれている、
半導体装置。
続きを表示(約 1,400 文字)
【請求項2】
平面視において、
前記第1領域の長手方向に垂直な第1幅Y1と、
前記第2領域の長手方向に垂直な第2幅Y2とは、
Y1<Y2、
の関係を満たしている、
請求項1に記載の半導体装置。
【請求項3】
前記第1トレンチ内に埋め込まれた第1導電領域を備える、
請求項1に記載の半導体装置。
【請求項4】
前記第2トレンチ内に埋め込まれた第2導電領域を備える、
請求項1に記載の半導体装置。
【請求項5】
前記第3トレンチ内に埋め込まれた前記導電領域は、前記第2導電領域に物理的及び電気的に接続されている、
請求項4に記載の半導体装置。
【請求項6】
基板上に形成された下地エピタキシャル半導体層と、
前記下地エピタキシャル半導体層上に埋込半導体層を介して形成されたエピタキシャル半導体層と、
前記エピタキシャル半導体層の表面から前記下地エピタキシャル半導体層を貫通する深さまで延び、平面視において、素子領域を囲む環状の第1トレンチと、
前記エピタキシャル半導体層の表面から前記下地エピタキシャル半導体層を貫通する深さまで延び、平面視において、前記第1トレンチから外側に延びた複数の第2トレンチと、
を備え、
平面視において、前記第2トレンチは、
前記第1トレンチ側に位置する第1領域と、
前記第1領域とは逆側に位置する第2領域と、
を備え、
前記第2トレンチの前記第1領域は、前記基板とは電気的に絶縁されており、
前記第2トレンチの前記第2領域内には、前記基板に電気的に接続された導電領域が埋め込まれている、
半導体装置。
【請求項7】
平面視において、
前記第1領域の長手方向に垂直な第1幅Y1と、
前記第2領域の長手方向に垂直な第2幅Y2とは、
Y1<Y2、
の関係を満たしている、
請求項6に記載の半導体装置。
【請求項8】
前記第1トレンチ内に埋め込まれた第1導電領域を備える、
請求項6に記載の半導体装置。
【請求項9】
基板上に形成された下地エピタキシャル半導体層と、
前記下地エピタキシャル半導体層上に埋込半導体層を介して形成されたエピタキシャル半導体層と、
前記エピタキシャル半導体層の表面から前記下地エピタキシャル半導体層を貫通する深さまで延び、平面視において、素子領域を囲む環状の第1トレンチと、
前記エピタキシャル半導体層の表面から前記下地エピタキシャル半導体層を貫通する深さまで延び、平面視において、前記第1トレンチを囲むように、距離をあけて、配置された複数の第2トレンチと、
を備え、
平面視において、前記第2トレンチ内には、前記基板に電気的に接続された導電領域が埋め込まれている、
半導体装置。
【請求項10】
前記第1トレンチは、平面視において一方向に沿って直線的に延びた一辺を有し、
複数の前記第2トレンチ内にそれぞれ埋め込まれた複数の前記導電領域は、平面視において、前記一辺に沿って整列し、等間隔に配置されている、
請求項9に記載の半導体装置。
発明の詳細な説明
【技術分野】
【0001】
本開示は、半導体装置に関する。
続きを表示(約 1,900 文字)
【背景技術】
【0002】
特許文献1は、ディープ・トレンチ・アイソレーション(DTI)構造を含む半導体装置を開示している。
【先行技術文献】
【特許文献】
【0003】
国際公開第2022/153693号
【0004】
[概要]
本開示は、耐圧を向上可能な半導体装置を提供する。
【0005】
本開示の半導体装置は、基板上に形成された下地エピタキシャル半導体層と、前記下地エピタキシャル半導体層上に埋込半導体層を介して形成されたエピタキシャル半導体層と、前記エピタキシャル半導体層の表面から前記下地エピタキシャル半導体層を貫通する深さまで延び、平面視において、素子領域を囲む環状の第1トレンチと、前記エピタキシャル半導体層の表面から前記下地エピタキシャル半導体層を貫通する深さまで延び、平面視において、前記第1トレンチを囲む環状の第2トレンチと、前記エピタキシャル半導体層の表面から前記下地エピタキシャル半導体層を貫通する深さまで延び、平面視において、前記第1トレンチと前記第2トレンチを繋ぐ第3トレンチと、を備え、平面視において、前記第3トレンチは、前記第1トレンチ側に位置する第1領域と、前記第2トレンチ側に位置する第2領域と、を備え、前記第3トレンチの前記第1領域は、前記基板とは電気的に絶縁されており、前記第3トレンチの前記第2領域内には、前記基板に電気的に接続された導電領域が埋め込まれている。
【図面の簡単な説明】
【0006】
図1は、半導体チップの平面図である。
図2は、第1形態のデバイス領域の平面図である。
図3は、図2に示したデバイス領域のA-A矢印線に沿った縦断面構成を示す図である。
図4は、図2に示したデバイス領域のB-B矢印線に沿った縦断面構成を示す図である。
図5は、第2形態のデバイス領域の平面図である。
図6は、図5に示したデバイス領域のA-A矢印線に沿った縦断面構成を示す図である。
図7は、図5に示したデバイス領域のB-B矢印線に沿った縦断面構成を示す図である。
図8は、第3形態のデバイス領域の平面図である。
図9は、図8に示したデバイス領域のA-A矢印線に沿った縦断面構成を示す図である。
図10は、図8に示したデバイス領域のB-B矢印線に沿った縦断面構成を示す図である。
図11は、第4形態のデバイス領域の平面図である。
図12は、図11に示したデバイス領域のB-B矢印線に沿った縦断面構成を示す図である。
図13は、デバイスの一例の縦断面構成を示す図である。
【0007】
[詳細な説明]
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附することとし、重複する説明は省略する。
【0008】
図1は、半導体チップ100の平面図である。
【0009】
半導体チップ100(半導体装置)は、直方体形状を有している。半導体チップ100は、一方側の第1主面3、他方側の第2主面4(図3参照)を備えている。半導体チップ100は第1主面3及び第2主面4を接続する第1側面5A、第2側面5B、第3側面5C、第4側面5Dを有している。半導体チップ100の厚み方向をZ軸方向とし、Z軸に垂直な方向をX軸方向とし、Z軸及びX軸の双方に垂直な方向をY軸方向とする。なお、半導体チップ100の深さ方向(基板に形成されるトレンチの深さ方向)をZ軸の正方向とし、Z軸の負方向は半導体基板の第2主面4(裏面)から第1主面3(上面)に向かう方向を示すものとする。
【0010】
第1主面3及び第2主面4は、それぞれZ軸に垂直である。第1主面3の法線方向(Z軸方向)からみた第1主面3の平面形状(平面視の形状)は長方形(四角形)である。第2主面4の平面視の形状は長方形(四角形)である。平面視において長方形の対向する二辺を構成する第1側面5A及び第2側面5Bは、それぞれX軸方向に沿って延びている。平面視において長方形の対向する他の二辺を構成する第3側面5C及び第4側面5Dは、それぞれY軸方向に沿って延びている。これらの隣接する側面は平面視において直交しているが、直交以外の角度で交差することもできる。
(【0011】以降は省略されています)
この特許をJ-PlatPat(特許庁公式サイト)で参照する
関連特許
ローム株式会社
電子回路
6日前
ローム株式会社
駆動回路
14日前
ローム株式会社
駆動回路
14日前
ローム株式会社
駆動回路
14日前
ローム株式会社
遅延回路
14日前
ローム株式会社
回路装置
6日前
ローム株式会社
半導体装置
3日前
ローム株式会社
オペアンプ
26日前
ローム株式会社
メモリ回路
24日前
ローム株式会社
オペアンプ
24日前
ローム株式会社
電流センサ
13日前
ローム株式会社
半導体装置
3日前
ローム株式会社
半導体装置
10日前
ローム株式会社
半導体装置
7日前
ローム株式会社
スナバ回路
6日前
ローム株式会社
半導体装置
12日前
ローム株式会社
オペアンプ
26日前
ローム株式会社
半導体装置
3日前
ローム株式会社
半導体装置
4日前
ローム株式会社
差動増幅回路
14日前
ローム株式会社
半導体集積回路
12日前
ローム株式会社
半導体集積回路
17日前
ローム株式会社
オペアンプ回路
24日前
ローム株式会社
オペアンプ回路
24日前
ローム株式会社
オペアンプ回路
24日前
ローム株式会社
半導体記憶装置
25日前
ローム株式会社
クロック生成回路
7日前
ローム株式会社
半導体パッケージ
6日前
ローム株式会社
窒化物半導体装置
13日前
ローム株式会社
窒化物半導体装置
3日前
ローム株式会社
半導体集積回路装置
3日前
ローム株式会社
半導体集積回路装置
17日前
ローム株式会社
A/Dコンバータ回路
18日前
ローム株式会社
駆動装置及び送受信装置
18日前
ローム株式会社
表示ドライバ及び表示装置
6日前
ローム株式会社
絶縁チップおよび半導体装置
5日前
続きを見る
他の特許を見る