特許ウォッチ

公開番号2025126690
公報種別公開特許公報(A)
公開日2025-08-29
出願番号2024023052
出願日2024-02-19
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類G06F 15/78 20060101AFI20250822BHJP(計算;計数)
要約【課題】処理要求の発生を待つ待機期間中における消費電力を抑制する。
【解決手段】PLL回路は、起動後、出力信号の周波数が収束するロック状態になった場合に、出力信号を出力する。CPUは、一定の周期で処理要求の要否を判断し、必要な場合に処理要求を発生させる外部装置から処理要求を受信した場合に起動命令を出力し、プログラムに応じて低消費電力状態に移行する。タイマはカウント値が上記周期に対応する第1の設定値に達するまでカウントを行う動作を繰り返し、カウント値が所定の値を示す一定期間に亘り制御信号を出力する。制御回路は、起動命令又は制御信号が出力された場合にPLL回路を起動させ、制御信号に基づいてPLL回路を起動させた場合において、所定期間内に起動命令が出力されない場合にPLL回路を停止させる。
【選択図】図3
特許請求の範囲【請求項１】
起動後、出力信号の周波数が収束するロック状態になった場合に、前記出力信号を出力するＰＬＬ回路と、
一定の周期で処理要求の要否を判断し、必要な場合に前記処理要求を発生させる外部装置から前記処理要求を受信した場合に起動命令を出力し、プログラムに応じて低消費電力状態に移行するＣＰＵと、
カウント値が前記周期に対応する第１の設定値に達するまでカウントを行う動作を繰り返し、カウント値が所定の値を示す一定期間に亘り制御信号を出力するタイマと、
前記起動命令又は前記制御信号が出力された場合に前記ＰＬＬ回路を起動させ、前記制御信号に基づいて前記ＰＬＬ回路を起動させた場合において、所定期間内に前記起動命令が出力されない場合に前記ＰＬＬ回路を停止させる制御回路と、
を有する半導体装置。
続きを表示（約 310 文字）【請求項２】
前記タイマは、カウント値が第２の設定値に達してから前記第１の設定値に達するまでの期間に亘り前記制御信号を出力する
請求項１に記載の半導体装置。
【請求項３】
前記制御回路は、前記制御信号に基づいて前記ＰＬＬ回路を起動させた場合において、前記制御信号が出力されている期間内に前記起動命令が出力されない場合に前記ＰＬＬ回路を停止させる
請求項１に記載の半導体装置。
【請求項４】
前記ＣＰＵは、前記低消費電力状態において前記処理要求を受信しない場合には、前記低消費電力状態を維持する
請求項１から請求項３のいずれか１項に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
開示の技術は、半導体装置に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
マイクロコンピュータの消費電力削減に関する技術として、以下の技術が知られている。例えば特許文献１には、ＣＰＵクロックの供給を受けて命令を実行するＣＰＵと、外部回路からＣＰＵ処理要求を受ける入出力回路と、ＣＰＵのスリープ期間に入出力回路にアクセスしてＣＰＵ処理要求を検出する監視動作を行う監視制御回路とを備えたマイクロコンピュータが記載されている。ＣＰＵは、スリープ期間に命令の実行を停止し、監視制御回路はスリープ期間に動作して、ＣＰＵ処理要求を検出したときに、スリープ期間を解除する。
【０００３】
特許文献２には、基準クロック信号が入力され、基準クロック信号を所定の倍数に周波数逓倍した逓倍クロック信号を出力するＰＬＬ回路と、外部から要求に応じてＰＬＬ回路の動作を停止または休止させる制御回路と、基準クロック信号または逓倍クロック信号を選択して出力する選択回路と、選択回路により選択された基準クロック信号または逓倍クロック信号により動作する機能回路と、を備えた半導体集積回路において、制御回路が、ＰＬＬ回路の動作を停止または休止させている際に、機能回路に対する処理要求が入力された場合は、該機能回路に対する処理要求に基づいて、ＰＬＬ回路の動作を復帰させるか否か判断し、ＰＬＬ回路の動作を復帰させないと判断した場合は、選択回路に基準クロック信号を選択させるように制御することが記載されている。
【先行技術文献】
【特許文献】
【０００４】
特開２００９－１１６７１９号公報
特開２０１３－１３１０１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
マイクロコンピュータは、外部装置からの処理要求に応じて当該要求に係る処理を実行する。マイクロコンピュータは、外部装置からの処理要求を待つ間、低消費電力状態（スリープ状態）に移行することにより消費電力を抑制している。低消費電力状態においては、マイクロコンピュータを構成する回路の一部の動作が停止されるため、通常状態に復帰させるにはある程度の時間を要する。
【０００６】
外部装置が一定の周期で処理要求の要否を判断し、必要な場合に処理要求を発生させる場合には、処理要求の発生から処理完了までの時間を短縮する方法として、以下の方法が考えられる。例えば、外部装置における処理要求の要否判断の周期に合わせて、処理要求が実際に発生する前に、低消費電力状態にある各回路を通常状態に復帰させておく方法が考えられる。これにより、処理要求の発生から処理完了までの時間を短縮することができるが、処理要求の発生を待つ待機期間中における消費電力を削減することが望まれる。
【０００７】
開示の技術は、上記した点に鑑みてなされたものであり、処理要求の発生を待つ待機期間中における消費電力を抑制することを目的とする。
【課題を解決するための手段】
【０００８】
開示の技術に係る半導体装置は、起動後、出力信号の周波数が収束するロック状態になった場合に、前記出力信号を出力するＰＬＬ回路と、一定の周期で処理要求の要否を判断し、必要な場合に前記処理要求を発生させる外部装置から前記処理要求を受信した場合に起動命令を出力し、プログラムに応じて低消費電力状態に移行するＣＰＵと、カウント値が前記周期に対応する第１の設定値に達するまでカウントを行う動作を繰り返し、カウント値が所定の値を示す一定期間に亘り制御信号を出力するタイマと、前記起動命令又は前記制御信号が出力された場合に前記ＰＬＬ回路を起動させ、前記制御信号に基づいて前記ＰＬＬ回路を起動させた場合において、所定期間内に前記起動命令が出力されない場合に前記ＰＬＬ回路を停止させる制御回路と、を有する。
【発明の効果】
【０００９】
開示の技術に係る半導体装置によれば、処理要求の発生を待つ待機期間中における消費電力を抑制することが可能となる。
【図面の簡単な説明】
【００１０】
開示の技術の実施形態に係る半導体装置と外部装置とを含むシステムの構成の一例を示す図である。
外部装置による処理要求の発生の態様の一例を示す図である。
開示の技術の実施形態に係る半導体装置の構成の一例を示す回路ブロック図である。
開示の技術の実施形態に係る半導体装置の動作の一例を示すタイミングチャートである。
開示の技術の実施形態に係る半導体装置の動作の一例を示すタイミングチャートである。
開示の技術の実施形態に係る半導体装置の動作の一例を示すタイミングチャートである。
比較例に係る半導体装置の構成の一例を示す回路ブロック図である。
比較例に係る半導体装置の動作の一例を示すタイミングチャートである。
比較例に係る半導体装置の動作の一例を示すタイミングチャートである。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許