特許ウォッチ

公開番号2025137685
公報種別公開特許公報(A)
公開日2025-09-19
出願番号2025121959,2024192654
出願日2025-07-22,2014-09-11
発明の名称発光装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H10D 86/60 20250101AFI20250911BHJP()
要約【課題】高速動作を実現することができる半導体装置、または、応力に対する高い強度を
有する半導体装置の提供
【解決手段】第1ゲート電極と、上記第1ゲート電極上の第1絶縁膜と、チャネル形成領
域及び上記チャネル形成領域を間に挟んで位置する一対の不純物領域を有し、なおかつ、
上記第1絶縁膜を間に挟んで上記チャネル形成領域が上記第1ゲート電極と重なる半導体
膜と、上記チャネル形成領域における上記半導体膜の側部及び上部を覆う第2絶縁膜と、
上記第2絶縁膜を間に挟んで、上記チャネル形成領域における上記半導体膜の側部及び上
部と重なる第2ゲート電極と、一対の上記不純物領域における上記半導体膜の側部及び上
部にそれぞれ接する、ソース電極及びドレイン電極と、を有する半導体装置。
【選択図】図1
特許請求の範囲【請求項１】
第１のトランジスタと、第２のトランジスタと、発光素子と、容量素子と、画像信号が入力される配線と、走査線と、電源線と、を画素部に有し、
前記第１のトランジスタのソース又はドレインの一方は、前記配線と常に導通しており、
前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと常に導通しており、
前記第１のトランジスタのゲートは、前記走査線と常に導通しており、
前記第２のトランジスタのソース又はドレインの一方は、前記電源線と常に導通しており、
前記第２のトランジスタのソース又はドレインの他方は、前記発光素子の画素電極と常に導通しており、
前記容量素子は、前記第２のトランジスタのゲートと、前記発光素子の画素電極との間の電圧を保持する機能を有する発光装置であって、
前記第１のトランジスタのチャネル形成領域を有し、かつ、前記容量素子の第１の電極としての機能を有する第１の半導体膜と、
前記第２のトランジスタのチャネル形成領域を有する第２の半導体膜と、
前記第１のトランジスタのゲートとしての機能を有し、前記走査線としての機能を有し、かつ、前記第１の半導体膜の上方に配置された領域を有する第１の導電膜と、
前記配線としての機能を有する第２の導電膜と、
前記容量素子の第２の電極としての機能を有する第３の導電膜と、
前記電源線としての機能を有し、かつ、互いに常に導通している第４の導電膜及び第５の導電膜と、を有し、
前記第２の導電膜は、前記第１の導電膜と交差する領域と、前記第４の導電膜と交差する領域と、を有し、
前記第５の導電膜は、前記第１の導電膜と交差する領域と、前記第４の導電膜と交差する領域と、を有し、
前記第３の導電膜は、前記第１の導電膜及び前記第４の導電膜との重なりを有さず、
前記第３の導電膜は、平面視において、前記第１の導電膜、前記第２の導電膜、前記第４の導電膜及び前記第５の導電膜で囲まれた領域内に配置される、
発光装置。
続きを表示（約 1,800 文字）【請求項２】
第１のトランジスタと、第２のトランジスタと、発光素子と、容量素子と、画像信号が入力される配線と、走査線と、電源線と、を画素部に有し、
前記第１のトランジスタのソース又はドレインの一方は、前記配線と常に導通しており、
前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと常に導通しており、
前記第１のトランジスタのゲートは、前記走査線と常に導通しており、
前記第２のトランジスタのソース又はドレインの一方は、前記電源線と常に導通しており、
前記第２のトランジスタのソース又はドレインの他方は、前記発光素子の画素電極と常に導通しており、
前記容量素子は、前記第２のトランジスタのゲートと、前記発光素子の画素電極との間の電圧を保持する機能を有する発光装置であって、
前記第１のトランジスタのチャネル形成領域を有し、かつ、前記容量素子の第１の電極としての機能を有する第１の半導体膜と、
前記第２のトランジスタのチャネル形成領域を有する第２の半導体膜と、
前記第１のトランジスタのゲートとしての機能を有し、前記走査線としての機能を有し、かつ、前記第１の半導体膜の上方に配置された領域を有する第１の導電膜と、
前記配線としての機能を有する第２の導電膜と、
前記容量素子の第２の電極としての機能を有する第３の導電膜と、
前記電源線としての機能を有し、かつ、互いに常に導通している第４の導電膜及び第５の導電膜と、を有し、
前記第２の導電膜は、前記第１の導電膜と交差する領域と、前記第４の導電膜と交差する領域と、を有し、
前記第５の導電膜は、前記第１の導電膜と交差する領域と、前記第４の導電膜と交差する領域と、を有し、
前記第３の導電膜は、前記第１の導電膜、前記第２の導電膜及び前記第４の導電膜との重なりを有さず、
前記第３の導電膜は、平面視において、前記第１の導電膜、前記第２の導電膜、前記第４の導電膜及び前記第５の導電膜で囲まれた領域内に配置される、
発光装置。
【請求項３】
第１のトランジスタと、第２のトランジスタと、発光素子と、容量素子と、画像信号が入力される配線と、走査線と、電源線と、を画素部に有し、
前記第１のトランジスタのソース又はドレインの一方は、前記配線と常に導通しており、
前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと常に導通しており、
前記第１のトランジスタのゲートは、前記走査線と常に導通しており、
前記第２のトランジスタのソース又はドレインの一方は、前記電源線と常に導通しており、
前記第２のトランジスタのソース又はドレインの他方は、前記発光素子の画素電極と常に導通しており、
前記容量素子は、前記第２のトランジスタのゲートと、前記発光素子の画素電極との間の電圧を保持する機能を有する発光装置であって、
前記第１のトランジスタのチャネル形成領域を有し、かつ、前記容量素子の第１の電極としての機能を有する第１の半導体膜と、
前記第２のトランジスタのチャネル形成領域を有する第２の半導体膜と、
前記第１のトランジスタのゲートとしての機能を有し、前記走査線としての機能を有し、かつ、前記第１の半導体膜の上方に配置された領域を有する第１の導電膜と、
前記配線としての機能を有する第２の導電膜と、
前記容量素子の第２の電極としての機能を有する第３の導電膜と、
前記電源線としての機能を有し、かつ、互いに常に導通している第４の導電膜及び第５の導電膜と、を有し、
前記第２の導電膜は、前記第１の導電膜と交差する領域と、前記第４の導電膜と交差する領域と、を有し、
前記第５の導電膜は、前記第１の導電膜と交差する領域と、前記第４の導電膜と交差する領域と、を有し、
前記第３の導電膜は、前記第１の導電膜、前記第２の導電膜、前記第４の導電膜及び前記第５の導電膜との重なりを有さず、
前記第３の導電膜は、平面視において、前記第１の導電膜、前記第２の導電膜、前記第４の導電膜及び前記第５の導電膜で囲まれた領域内に配置される、
発光装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン
、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に
、本発明の一態様は、半導体装置、表示装置、発光装置、記憶装置、それらの駆動方法、
または、それらの製造方法に関する。特に、本発明の一態様は、半導体特性を利用した半
導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
携帯型の電子機器などに用いられる半導体表示装置は、画素部以外の領域を狭くする（狭
額縁化する）ことが求められている。駆動回路の一部または全てを画素部と同じ基板上に
作製するシステムオンパネルは、狭額縁化を実現するのに有効な手段の一つである。
【０００３】
下記の特許文献１には、表示部と周辺回路部を同一基板上に形成するシステムオンパネル
型の表示装置について開示されている。
【先行技術文献】
【特許文献】
【０００４】
２００９－１５１２９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、アクティブマトリクス型の半導体表示装置は、より高精細、高解像度の画像を
表示するために、画素数が増える傾向にある。そのため、走査線駆動回路と信号線駆動回
路などの駆動回路には、高速での駆動が要求されており、特に、信号線駆動回路は、各ラ
インの画素が選択されている間に、当該ライン内の全ての画素に画像信号を供給する必要
があるため、その駆動周波数は走査線駆動回路に比べて遙かに高い。
【０００６】
また、半導体装置の基板として、プラスチックなどの可撓性を有する素材（フレキシブル
な素材）を用いることで、半導体装置の利用形態の幅を広げることができる。然るに、フ
レキシブルな基板を用いる場合、ガラス基板などの可撓性に乏しい基板を用いる場合に比
べて、応力に対する高い強度が半導体素子に要求される。
【０００７】
上述したような技術的背景のもと、本発明の一態様では、高速動作を実現することができ
る半導体装置の提供を、課題の一つとする。または、本発明の一態様では、応力に対する
高い強度を有する半導体装置の提供を、課題の一つとする。または、本発明の一態様では
、新規な半導体装置の提供を、課題の一つとする。なお、これらの課題の記載は、他の課
題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全
てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載
から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以
外の課題を抽出することが可能である。
【課題を解決するための手段】
【０００８】
本発明の一態様にかかる半導体装置は、チャネル形成領域及び上記チャネル形成領域を間
に挟んで位置する一対の不純物領域を有する半導体膜と、上記チャネル形成領域における
上記半導体膜の側部及び上部を覆う絶縁膜と、上記絶縁膜を間に挟んで、上記チャネル形
成領域における上記半導体膜の側部及び上部と重なるゲート電極と、一対の上記不純物領
域における上記半導体膜の側部及び上部にそれぞれ接する、ソース電極及びドレイン電極
と、を有する。
【０００９】
本発明の一態様にかかる半導体装置は、第１ゲート電極と、上記第１ゲート電極上の第１
絶縁膜と、チャネル形成領域及び上記チャネル形成領域を間に挟んで位置する一対の不純
物領域を有し、なおかつ、上記第１絶縁膜を間に挟んで上記チャネル形成領域が上記第１
ゲート電極と重なる半導体膜と、上記チャネル形成領域における上記半導体膜の側部及び
上部を覆う第２絶縁膜と、上記第２絶縁膜を間に挟んで、上記チャネル形成領域における
上記半導体膜の側部及び上部と重なる第２ゲート電極と、一対の上記不純物領域における
上記半導体膜の側部及び上部にそれぞれ接する、ソース電極及びドレイン電極と、を有す
る。
【００１０】
本発明の一態様にかかる半導体装置は、第１ゲート電極と、上記第１ゲート電極上の第１
絶縁膜と、チャネル形成領域及び上記チャネル形成領域を間に挟んで位置する一対の不純
物領域を有し、なおかつ、上記第１絶縁膜を間に挟んで上記チャネル形成領域が上記第１
ゲート電極と重なる半導体膜と、上記チャネル形成領域における上記半導体膜の側部及び
上部を覆う第２絶縁膜と、上記第２絶縁膜を間に挟んで、上記チャネル形成領域における
上記半導体膜の側部及び上部と重なり、なおかつ、上記第１絶縁膜及び上記第２絶縁膜が
有する開口部において上記第１ゲート電極と電気的に接続されている第２ゲート電極と、
一対の上記不純物領域における上記半導体膜の側部及び上部にそれぞれ接する、ソース電
極及びドレイン電極と、を有する。
【発明の効果】
（【００１１】以降は省略されています）

関連特許