特許ウォッチ

公開番号2025111261
公報種別公開特許公報(A)
公開日2025-07-30
出願番号2024005581
出願日2024-01-17
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人,個人
主分類H10D 8/60 20250101AFI20250723BHJP()
要約【課題】順方向電圧を印加した場合において、ショットキー接合部側から半導体基板側へのリーク電流を防止可能な半導体装置を提供する。
【解決手段】一実施形態に係る半導体装置は、主面12aを有しておりn型の第1半導体領域12と、主面と反対側において第1半導体領域と接しているp型の半導体基板11と、主面上に設けられており第1半導体領域とショットキー接合部14を形成している第1電極層13Aと、第1半導体領域において主面側に形成されており第1半導体領域よりも高濃度のn型の第2半導体領域16と、主面上に設けられており第2半導体領域とオーミック接合部を形成している第2電極層13Kと、ショットキー接合部と第2半導体領域との間において、ショットキー接合部寄りに配置されるとともに、ショットキー接合部から離間して配置されているp型のガードリング領域17と、を備える。
【選択図】図3
特許請求の範囲【請求項１】
主面を有しておりｎ型の第１半導体領域と、
前記主面と反対側において前記第１半導体領域と接しているｐ型の半導体基板と、
前記主面上に設けられており前記第１半導体領域とショットキー接合部を形成している第１電極層と、
前記第１半導体領域において前記主面側に形成されており前記第１半導体領域よりも高濃度のｎ型の第２半導体領域と、
前記主面上に設けられており前記第２半導体領域とオーミック接合部を形成している第２電極層と、
前記ショットキー接合部と前記第２半導体領域との間において、前記ショットキー接合部寄りに配置されるとともに、前記ショットキー接合部から離間して配置されているｐ型のガードリング領域と、
を備える、半導体装置。
続きを表示（約 400 文字）【請求項２】
前記ショットキー接合部と前記ガードリング領域との距離が、０．０５μｍ以上且つ２μｍ以下である、
請求項１に記載の半導体装置。
【請求項３】
前記ガードリング領域によって、前記ショットキー接合部が囲まれており、
前記第２半導体領域によって、前記ガードリング領域が囲まれている、
請求項１又は２に記載の半導体装置。
【請求項４】
前記主面側に設けられており、第１開口領域と第２開口領域とを有する絶縁層を更に備え、
前記第１開口領域には、前記第１電極層が形成されており、
前記第２開口領域には、前記第２電極層が形成されている、
請求項１に記載の半導体装置。
【請求項５】
前記第２半導体領域の外側には、素子分離用のアイソレーション構造部が形成されている、
請求項１に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
特許文献１には、ショットキーバリアダイオードが開示されている。特許文献１に記載のショットキーバリアダイオードは、エピタキシャル半導体層の表面においてショットキーメタルとショットキー接触している活性領域と、活性領域を取り囲んでいる外周領域の境界部分に、エピタキシャル半導体層の表面から掘り下げられた外周トレンチを有する。
【先行技術文献】
【特許文献】
【０００３】
特許第６２９６４４５号公報
【０００４】
［概要］
本開示の一実施形態は、順方向電圧を印加した場合において、ショットキー接合部側から半導体基板側へのリーク電流を防止可能な半導体装置に関する。
【０００５】
本開示に係る半導体装置は、主面を有しておりｎ型の第１半導体領域と、前記主面と反対側において前記第１半導体領域と接しているｐ型の半導体基板と、前記主面上に設けられており前記第１半導体領域とショットキー接合部を形成している第１電極層と、前記第１半導体領域において前記主面側に形成されており前記第１半導体領域よりも高濃度のｎ型の第２半導体領域と、前記主面上に設けられており前記第２半導体領域とオーミック接合部を形成している第２電極層と、前記ショットキー接合部と前記第２半導体領域との間において、前記ショットキー接合部寄りに配置されるとともに、前記ショットキー接合部から離間して配置されているｐ型のガードリング領域と、を備える。
【図面の簡単な説明】
【０００６】
図１は、一実施形態に係る半導体装置の平面図である。
図２は、図１における領域ＩＩの拡大図である。
図３は、図２のＩＩＩ―ＩＩＩ線に沿った領域ＩＩの断面構成の模式図である。
図４は、図３に示したショットキーバリアダイオード領域の他の構成例を示す図面である。
図５は、参考例の構成を示す模式図である。
図６は、逆方向電圧印加時の空乏層の形成状態の一例を説明するための模式図である。
【０００７】
［詳細な説明］
以下、図面を参照して種々の例示的実施形態を説明する。各図面において同一又は相当の部分に対しては同一の符号を附することとし、重複する説明は省略する。
【０００８】
まず、半導体装置の基本構造を説明する。図１は、一実施形態に係る半導体装置の平面図である。
【０００９】
半導体装置１は、直方体形状のチップ２（半導体チップ）を含む。チップ２は一方側の第１主面３、他方側の第２主面４（図３参照）を備えている。チップ２は第１主面３及び第２主面４を接続する第１側面５Ａ、第２側面５Ｂ、第３側面５Ｃ、第４側面５Ｄを有している。チップ２の厚み方向をＺ軸方向とし、Ｚ軸に垂直な方向をＸ軸方向とし、Ｚ軸及びＸ軸の双方に垂直な方向をＹ軸方向とする。半導体基板１１の第１主面３（上面）から第２主面４（裏面）に向かう方向をＺ軸の正方向とし、Ｚ軸の負方向は半導体基板１１の第２主面４から第１主面３に向かう方向を示すものとする。Ｚ軸の正方向は、チップ２の深さ方向に対応する。
【００１０】
第１主面３及び第２主面４は、それぞれＺ軸に垂直である。第１主面３の法線方向（Ｚ軸方向）からみた第１主面３の平面形状（平面視の形状）は長方形（四角形）である。第２主面４の平面視の形状は長方形（四角形）である。平面視において長方形の対向する二辺を構成する第１側面５Ａ及び第２側面５Ｂは、それぞれＹ軸方向に沿って延びている。平面視において長方形の対向する他の二辺を構成する第３側面５Ｃ及び第４側面５Ｄは、それぞれＸ軸方向に沿って延びている。これらの隣接する側面は平面視において直交しているが、直交以外の角度で交差することもできる。
（【００１１】以降は省略されています）

関連特許