特許ウォッチ

公開番号2025138452
公報種別公開特許公報(A)
公開日2025-09-25
出願番号2024037555
出願日2024-03-11
発明の名称半導体装置
出願人株式会社豊田中央研究所,株式会社デンソー
代理人弁理士法人快友国際特許事務所
主分類H10D 30/66 20250101AFI20250917BHJP()
要約【課題】チャネル面積の減少を抑えながら、バイポーラ劣化現象も抑えることができる半導体装置を提供する。
【解決手段】半導体装置は、第1導電型のドリフト領域と、ドリフト領域に接する第2導電型のボディ領域と、ボディ領域によってドリフト領域から隔てられている第1導電型のソース領域と、ボディ領域のうちドリフト領域とソース領域の隔てる部分に対向する絶縁ゲートと、ボディ領域の一部を間に置いて絶縁ゲートから離れて配置されており、一端がソース領域に接しており、他端がドリフト領域に接している第1導電型のピラー領域と、を備えている。ソース領域のバンドギャップがピラー領域のバンドギャップよりも狭い。
【選択図】図1
特許請求の範囲【請求項１】
第１導電型のドリフト領域と、
前記ドリフト領域に接する第２導電型のボディ領域と、
前記ボディ領域に接しており、前記ボディ領域によって前記ドリフト領域から隔てられている第１導電型のソース領域と、
前記ボディ領域のうち前記ドリフト領域と前記ソース領域を隔てる部分に対向する絶縁ゲートと、
前記ボディ領域の一部を間に置いて前記絶縁ゲートから離れて配置されており、一端が前記ソース領域に接しており、他端が前記ドリフト領域に接している第１導電型のピラー領域と、を備えており、
前記ソース領域のバンドギャップ幅が前記ピラー領域のバンドギャップ幅よりも狭い、半導体装置。
続きを表示（約 360 文字）【請求項２】
前記ドリフト領域と前記ボディ領域と前記ピラー領域が炭化珪素であり、
前記ソース領域が多結晶シリコンである、請求項１に記載の半導体装置。
【請求項３】
前記ピラー領域の不純物濃度は、前記ドリフト領域の不純物濃度よりも高い、請求項１に記載の半導体装置。
【請求項４】
前記ピラー領域は、前記ソース領域に接する部分の不純物濃度が他の部分の不純物濃度よりも低い、請求項１～３のいずれか一項に記載の半導体装置。
【請求項５】
前記ピラー領域は、
低濃度ピラー部分と、
前記低濃度ピラー部分よりも不純物濃度が高い高濃度ピラー部分と、を有しており、
前記低濃度ピラー部分が前記ソース領域に接している、請求項４に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
炭化珪素の半導体基板を用いて製造された半導体装置は、半導体基板内に多くの転位が存在することで知られている。逆導通時に半導体装置に内蔵するｐｎダイオードが動作すると、半導体基板内に存在する転位において電子と正孔が再結合する。この再結合により転位が成長し、半導体装置の特性が劣化（即ち、バイポーラ劣化現象）することがある。
【０００３】
特許文献１は、ｐｎダイオードの動作を抑えるために、ヘテロ接合ダイオードを半導体基板内に作り込む技術を開示する。ヘテロ接合ダイオードはユニポーラで動作する。このため、逆導通時にヘテロ接合ダイオードが動作することにより、ｐｎダイオードによる正孔注入が抑えられ、バイポーラ劣化現象が抑えられる。
【先行技術文献】
【特許文献】
【０００４】
特開２０２２－９７４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示される半導体装置は、繰り返し設けられているゲート電極のうち一部のゲート電極をヘテロ接合ダイオードのアノードに置き換えた構成を備えている。このような構成の半導体装置では、チャネル面積が減少し、オン抵抗が増大するという問題がある。本明細書は、チャネル面積の減少を抑えながら、バイポーラ劣化現象も抑えることができる半導体装置を提供する。
【課題を解決するための手段】
【０００６】
本明細書が開示する半導体装置の一実施形態は、第１導電型のドリフト領域と、ドリフト領域に接する第２導電型のボディ領域と、ボディ領域に接しており、ボディ領域によってドリフト領域から隔てられている第１導電型のソース領域と、ボディ領域のうちドリフト領域とソース領域を隔てる部分に対向する絶縁ゲートと、ボディ領域の一部を間に置いて絶縁ゲートから離れて配置されており、一端がソース領域に接しており、他端がドリフト領域に接している第１導電型のピラー領域と、を備えていてもよい。ソース領域のバンドギャップ幅がピラー領域のバンドギャップ幅よりも狭い。
【０００７】
上記半導体装置では、ソース領域とピラー領域によってヘテロ接合ダイオードが構成されている。逆導通時にヘテロ接合ダイオードが動作することにより、内蔵するｐｎダイオードの動作が抑えられるので、バイポーラ劣化現象が抑えられる。また、ピラー領域がボディ領域の一部を間に置いて絶縁ゲート部から離れて配置されているので、そのボディ領域の一部がチャネルとして機能することができる。このため、上記半導体装置では、ピラー領域が設けられていても、チャネル面積の減少が抑えられる。上記半導体装置では、チャネル面積の減少を抑えながら、バイポーラ劣化現象も抑えることができる。
【図面の簡単な説明】
【０００８】
第１実施形態の半導体装置のハーフセルの要部断面図を模式的に示す。
（Ａ）半導体基板の深さ方向に沿ったソース領域とピラー領域のｎ型不純物の濃度分布の一例を示す。（Ｂ）上記（Ａ）の濃度分布のときのソース領域とピラー領域のバンドギャップ図を示す。
第１実施形態の変形例の半導体装置の要部断面図を模式的に示す。
第２実施形態の半導体装置の要部断面図を模式的に示す。
【発明を実施するための形態】
【０００９】
（第１実施形態）
図１に、第１実施形態の半導体装置１を示す。半導体装置１は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）と称される種類の半導体装置であり、第１主面１０ａと第２主面１０ｂを有する半導体基板１０と、半導体基板１０の第１主面１０ａを被覆しているドレイン電極２２と、半導体基板１０の第２主面１０ｂを被覆しているソース電極２４と、半導体基板１０の上層部に設けられているトレンチ型の絶縁ゲート３０と、を備えている。ここで、第１主面１０ａと第２主面１０ｂは、半導体基板１０の表面のうち平行な関係で延びている一対の面であり、半導体基板１０の厚み方向（この例では、紙面上下方向）に直交する面である。
【００１０】
半導体基板１０は、ｎ
+
型のドレイン領域１１と、ｎ
-
型のドリフト領域１２と、ｐ型のボディ領域１３と、ｐ
+
型のコンタクト領域１４と、ｎ
+
型のソース領域１５と、ｎ型のピラー領域１６と、を有している。半導体基板１０の材料は、多結晶シリコンであるソース領域１５を除いて炭化珪素（ＳｉＣ）で構成されている。なお、後述するように、コンタクト領域１４も多結晶シリコンによって構成されていてもよい。
（【００１１】以降は省略されています）

関連特許