特許ウォッチ

公開番号2025144441
公報種別公開特許公報(A)
公開日2025-10-02
出願番号2024044210
出願日2024-03-19
発明の名称入力回路、および半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人志賀国際特許事務所
主分類H03K 19/0175 20060101AFI20250925BHJP(基本電子回路)
要約【課題】入力端子間に電流が流れることを抑制しつつ、BTI現象が生じることを抑制できる入力回路、およびそのような入力回路を備える半導体装置を提供することである。
【解決手段】入力回路は、第1電圧が印加される第1入力配線部と、第2電圧が印加される第2入力配線部と、第1出力配線部と、第2出力配線部と、第1電圧と第2電圧との少なくとも一方に基づいて、第3電圧を生成する電圧生成回路部と、第1入力配線部と第1出力配線部との間に配置される第1トランジスタと、第2入力配線部と第2出力配線部との間に配置される第2トランジスタと、を持つ。第1トランジスタの駆動端子および第2トランジスタの駆動端子には、第3電圧が印加される。第1電圧と第2電圧との差が第1所定値よりも大きい場合、第1電圧と第2電圧とのうち低い方の電圧と第3電圧との差は、第1電圧と第2電圧との差よりも小さい。
【選択図】図1
特許請求の範囲【請求項１】
差動対を構成する一対の差動トランジスタにおける駆動端子のそれぞれに電圧を入力する入力回路であって、
第１電圧が印加される第１入力配線部と、
前記第１電圧とは異なる第２電圧が印加される第２入力配線部と、
前記一対の差動トランジスタの一方に電圧を出力する第１出力配線部と、
前記一対の差動トランジスタの他方に電圧を出力する第２出力配線部と、
前記第１電圧と前記第２電圧との少なくとも一方に基づいて、第３電圧を生成する電圧生成回路部と、
前記第１入力配線部と前記第１出力配線部との間に配置される第１トランジスタと、
前記第２入力配線部と前記第２出力配線部との間に配置される第２トランジスタと、
を備え、
前記第１トランジスタの駆動端子および前記第２トランジスタの駆動端子には、前記第３電圧が印加され、
前記第１電圧と前記第２電圧との差が第１所定値よりも大きい場合、前記第１電圧と前記第２電圧とのうち低い方の電圧と前記第３電圧との差は、前記第１電圧と前記第２電圧との差よりも小さい、入力回路。
続きを表示（約 1,700 文字）【請求項２】
前記電圧生成回路部は、前記第１電圧と前記第２電圧とのうち低い方の電圧に基づいて、前記第３電圧を生成する、請求項１に記載の入力回路。
【請求項３】
前記第１所定値は、前記電圧生成回路部に含まれるトランジスタの閾値電圧の絶対値であり、
前記第３電圧の値は、前記第１電圧と前記第２電圧とのうち低い方の電圧の値に、前記電圧生成回路部に含まれるトランジスタの閾値電圧の絶対値を加算した値である、請求項２に記載の入力回路。
【請求項４】
前記電圧生成回路部は、
駆動端子が前記第１入力配線部に接続された第３トランジスタと、
駆動端子が前記第２入力配線部に接続された第４トランジスタと、
を有し、
前記第３トランジスタの第１端子と前記第４トランジスタの第１端子とは、互いに接続され、かつ、前記第１トランジスタの駆動端子および前記第２トランジスタの駆動端子に接続され、
前記第３トランジスタの第２端子と前記第４トランジスタの第２端子とは、互いに接続されている、請求項１に記載の入力回路。
【請求項５】
前記電圧生成回路部は、前記第３トランジスタの前記第１端子および前記第４トランジスタの前記第１端子に接続される第１電流源を有し、
前記第３トランジスタと前記第４トランジスタとは、電源電圧が印加される電源電圧配線部とグランドとの間に互いに並列に配置され、
前記第１電流源は、前記電源電圧配線部または前記グランドに接続される、請求項４に記載の入力回路。
【請求項６】
前記第１電圧および前記第２電圧を前記電源電圧と比較する電圧比較回路部と、
前記第１入力配線部と前記第１出力配線部との間に配置され、かつ、前記第１トランジスタと並列に接続された第５トランジスタと、
前記第２入力配線部と前記第２出力配線部との間に配置され、かつ、前記第２トランジスタと並列に接続された第６トランジスタと、
を備え、
前記電圧比較回路部は、
前記電源電圧に対する前記第１電圧の差および前記電源電圧に対する前記第２電圧の差の少なくとも一方が第２所定値以上の場合に、前記第５トランジスタおよび前記第６トランジスタをＯＦＦ状態にし、
前記電源電圧に対する前記第１電圧の差および前記電源電圧に対する前記第２電圧の差の両方が前記第２所定値より小さい場合に、前記第５トランジスタおよび前記第６トランジスタをＯＮ状態にする、請求項５に記載の入力回路。
【請求項７】
前記電圧比較回路部は、
駆動端子が前記第１入力配線部に接続された第７トランジスタと、
駆動端子が前記第２入力配線部に接続された第８トランジスタと、
前記電源電圧が印加される第２電流源と、
前記グランドに接続される第３電流源と、
を有し、
前記第７トランジスタと前記第８トランジスタとは、前記第２電流源の出力側と前記第３電流源の入力側との間に互いに並列に配置され、
前記第７トランジスタの出力端子と前記第８トランジスタの出力端子とは、互いに接続され、かつ、前記第３電流源、前記第５トランジスタの駆動端子、および前記第６トランジスタの駆動端子に接続され、
前記第３電流源が出力する電流は、前記第２電流源が出力する電流よりも小さい、請求項６に記載の入力回路。
【請求項８】
アノードが前記第１出力配線部に接続され、カソードが前記第２出力配線部に接続される第１ダイオードと、
アノードが前記第２出力配線部に接続され、カソードが前記第１出力配線部に接続される第２ダイオードと、
を備える、請求項１に記載の入力回路。
【請求項９】
請求項１から８のいずれか一項に記載の入力回路と、
前記一対の差動トランジスタを有する差動回路と、
を備える、半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、入力回路、および半導体装置に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
差動対を構成する一対の差動トランジスタを有する差動回路が知られている。このような差動回路においては、一対の差動トランジスタの駆動端子にそれぞれ異なる電圧が印加される。一対の差動トランジスタの駆動端子に加えられた電圧同士の差が大きい状態が続くと、大きい電圧が印加された方の差動トランジスタが劣化して、当該差動トランジスタの閾値電圧が変動するＢＴＩ（Bias Temperature Instability）と呼ばれる現象が生じる問題があった。このような問題に対して、例えば、ダイオードを用いて一対の差動トランジスタの駆動端子に印加される電圧差が大きくなることを抑制する技術がある。しかしながら、この技術には、ダイオードを介して入力端子間同士の間に比較的大きい電流が流れやすい問題があった。
【先行技術文献】
【特許文献】
【０００３】
特開平４－６３０１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、入力端子間に電流が流れることを抑制しつつ、ＢＴＩ現象が生じることを抑制できる入力回路、およびそのような入力回路を備える半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の入力回路は、差動対を構成する一対の差動トランジスタにおける駆動端子のそれぞれに電圧を入力する入力回路である。実施形態の入力回路は、第１電圧が印加される第１入力配線部と、前記第１電圧とは異なる第２電圧が印加される第２入力配線部と、前記一対の差動トランジスタの一方に電圧を出力する第１出力配線部と、前記一対の差動トランジスタの他方に電圧を出力する第２出力配線部と、前記第１電圧と前記第２電圧との少なくとも一方に基づいて、第３電圧を生成する電圧生成回路部と、前記第１入力配線部と前記第１出力配線部との間に配置される第１トランジスタと、前記第２入力配線部と前記第２出力配線部との間に配置される第２トランジスタと、を持つ。前記第１トランジスタの駆動端子および前記第２トランジスタの駆動端子には、前記第３電圧が印加される。前記第１電圧と前記第２電圧との差が第１所定値よりも大きい場合、前記第１電圧と前記第２電圧とのうち低い方の電圧と前記第３電圧との差は、前記第１電圧と前記第２電圧との差よりも小さい。
【図面の簡単な説明】
【０００６】
実施形態の半導体装置を示す回路図。
実施形態の半導体装置の一部を示す回路図。
実施形態の半導体装置の他の一部を示す回路図。
実施形態の半導体装置の動作の一例を示す回路図。
実施形態の半導体装置の動作の他の一例を示す回路図。
実施形態の第１ダイオードによって電荷を逃がす際に流れる電流を示す回路図。
実施形態の第２ダイオードによって電荷を逃がす際に流れる電流を示す回路図。
【発明を実施するための形態】
【０００７】
以下、実施形態の入力回路および半導体装置を、図面を参照して説明する。
【０００８】
図１は、本実施形態の半導体装置１００を示す回路図である。図２は、本実施形態の半導体装置１００の一部を示す回路図である。図３は、本実施形態の半導体装置１００の他の一部を示す回路図である。図４は、本実施形態の半導体装置１００の動作の一例を示す回路図である。図５は、本実施形態の半導体装置１００の動作の他の一例を示す回路図である。図１に示す半導体装置１００は、出力回路Ｃに対して２つの出力値を出力する。当該２つの出力値は、２つの電圧値または２つの電流値である。出力回路Ｃは、例えば、コンパレータである。出力回路Ｃは、２つの値が入力される回路であれば、特に限定されない。
【０００９】
図１に示すように、半導体装置１００は、入力回路１０と、差動回路２０と、を備える。入力回路１０は、差動回路２０に対して互いに異なる２つの電圧を入力する回路である。差動回路２０は、入力回路１０から入力される２つの電圧に基づいて、出力回路Ｃに出力する２つの出力値を生成する回路である。
【００１０】
入力回路１０は、第１入力端子１０ａと、第２入力端子１０ｂと、第１入力配線部１１と、第２入力配線部１２と、第１出力配線部１３と、第２出力配線部１４と、第１トランジスタ３１と、第２トランジスタ３２と、第５トランジスタ３５と、第６トランジスタ３６と、電圧生成回路部４０と、電圧比較回路部５０と、第１ダイオード７１と、第２ダイオード７２と、を備える。第１入力端子１０ａおよび第２入力端子１０ｂは、半導体装置１００の外部に露出している。第１入力端子１０ａには、第１電圧Ｖ１が印加される。第２入力端子１０ｂには、第１電圧Ｖ１とは異なる第２電圧Ｖ２が印加される。
（【００１１】以降は省略されています）

関連特許