特許ウォッチ

公開番号2025159495
公報種別公開特許公報(A)
公開日2025-10-21
出願番号2024062096
出願日2024-04-08
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人
主分類H10D 30/66 20250101AFI20251014BHJP()
要約【課題】ゲート絶縁層の信頼性が向上する半導体装置を提供する。
【解決手段】
実施形態の半導体装置は、第1の電極と、第2の電極と、第1の電極と第2のゲート電極との間の第1の面と第2の面を有する半導体層と、を備える。半導体層は、複数の第1のトレンチと、最端部に位置する第1のトレンチに隣り合う第2のトレンチと、を含む。半導体装置は、第1のトレンチの中の第1の長さを有する第1のゲート電極と、第2のトレンチの中の、第1のトレンチの側の第2の長さが、第1のトレンチと反対側の第3の長さよりも大きい第2のゲート電極と、第1のゲート電極と半導体層との間の第1の厚さの第1のゲート絶縁層と、第2のゲート電極と第1のトレンチの側の半導体層との間の、第2の厚さを有する第2のゲート絶縁層と、第2のゲート電極と第1のトレンチと反対側の半導体層との間の、第2の厚さより厚い第3の厚さを有する第2のゲート絶縁層と、を備える。
【選択図】図2
特許請求の範囲【請求項１】
第１の電極と、
第２の電極と、
前記第１の電極と前記第２の電極との間に設けられ、前記第１の電極に対向する第１の面と、前記第２の電極に対向する第２の面とを有する半導体層であって、
前記第１の面の側に設けられ、前記第１の面に平行な第１の方向に延び、前記第１の面に平行で前記第１の方向に垂直な第２の方向に繰り返し配置される複数の第１のトレンチと、
前記第１の面の側に設けられ、前記第１の方向に延び、前記複数の第１のトレンチの中で前記第２の方向の最端部に位置する前記第１のトレンチの前記第２の方向に隣り合う第２のトレンチと、
前記第２の電極に電気的に接続された第１導電形の第１の半導体領域と、
前記第１の半導体領域と前記第１の面との間に設けられ、２つの前記第１のトレンチの間に設けられる第２導電形の第２の半導体領域と、
前記第２の半導体領域と前記第１の面との間に設けられ、２つの前記第１のトレンチの間に設けられ、前記第１の電極に電気的に接続された第１導電形の第３の半導体領域と、
を含む半導体層と、
前記第１のトレンチの中に設けられ、前記第１の方向及び前記第２の方向と垂直な第３の方向の第１の長さを有する第１のゲート電極と、
前記第１のトレンチの中に設けられ、前記第１のゲート電極と前記第２の面との間に設けられた第１のフィールドプレート電極と、
前記第２のトレンチの中に設けられ、前記第１のトレンチの側の部分の前記第３の方向の第２の長さが前記第１のトレンチと反対側の部分の前記第３の方向の第３の長さよりも大きい第２のゲート電極と、
前記第２のトレンチの中に設けられ、前記第２のゲート電極と前記第２の面との間に設けられた第２のフィールドプレート電極と、
前記第１のゲート電極と前記半導体層との間に設けられ、第１の厚さを有する第１のゲート絶縁層と、
前記第１のフィールドプレート電極と前記半導体層との間に設けられた第１のフィールドプレート絶縁層と、
前記第１のゲート電極と前記第１のフィールドプレート電極との間に設けられた第１の電極間絶縁層と、
前記第２のゲート電極と前記第１のトレンチの側の前記半導体層との間に設けられ、第２の厚さを有する第２のゲート絶縁層と、
前記第２のゲート電極と前記第１のトレンチと反対側の前記半導体層との間に設けられ、前記第２の厚さより厚い第３の厚さを有する第３のゲート絶縁層と、
前記第２のフィールドプレート電極と前記半導体層との間に設けられた第２のフィールドプレート絶縁層と、
前記第２のゲート電極と前記第２のフィールドプレート電極との間に設けられた第２の電極間絶縁層と、
を備えた半導体装置。
続きを表示（約 730 文字）【請求項２】
前記第２の長さは、前記第３の長さの１．２倍以上である、請求項１記載の半導体装置。
【請求項３】
前記第２のゲート電極の前記第２の面の側の面は、段差を有する、請求項１記載の半導体装置。
【請求項４】
前記第２の長さは、前記第１の長さの０．９倍以上１．１倍以下である請求項１記載の半導体装置。
【請求項５】
前記第３の厚さは、前記第２の厚さの１．５倍以上である、請求項１記載の半導体装置。
【請求項６】
前記第２の厚さは、前記第１の厚さの０．９倍以上１．１倍以下である、請求項１記載の半導体装置。
【請求項７】
第１の位置における前記第２のゲート電極と前記第２のフィールドプレート電極との間の前記第３の方向の第１の距離は、
前記第２の方向において前記第１の位置よりも前記第１のトレンチから遠い第２の位置における前記第２のゲート電極と前記第２のフィールドプレート電極との間の前記第３の方向の第２の距離よりも小さい、請求項１記載の半導体装置。
【請求項８】
第２の距離は、第１の距離の１．２倍以上である、請求項１記載の半導体装置。
【請求項９】
前記第２のトレンチの前記第２の方向の幅は、前記第１のトレンチの前記第２の方向の幅の０．９倍以上１．１倍以下である、請求項１記載の半導体装置。
【請求項１０】
前記第２の方向及び前記第３の方向に平行な断面において、前記第２の方向を左右方向と定義した場合に、前記第２のゲート電極の形状は左右非対称である、請求項１記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 2,900 文字）【背景技術】
【０００２】
パワー半導体装置の一例として、半導体層を上下に挟むようにソース電極とドレイン電極が設けられ、ゲート電極がトレンチの中に設けられた縦型のトレンチゲート型ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）がある。縦型のトレンチゲート型ＭＯＳＦＥＴでは、互いに平行に配置された複数のトレンチの最端部のトレンチで電界集中が生じる。電界集中が生じることで最端部のトレンチに設けられたゲート絶縁層の信頼性が問題となる。
【先行技術文献】
【特許文献】
【０００３】
米国特許第１１２１７６８９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、ゲート絶縁層の信頼性が向上する半導体装置を提供することにある。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に設けられ、前記第１の電極に対向する第１の面と、前記第２の電極に対向する第２の面とを有する半導体層であって、前記第１の面の側に設けられ、前記第１の面に平行な第１の方向に延び、前記第１の面に平行で前記第１の方向に垂直な第２の方向に繰り返し配置される複数の第１のトレンチと、前記第１の面の側に設けられ、前記第１の方向に延び、前記複数の第１のトレンチの中で前記第２の方向の最端部に位置する前記第１のトレンチの前記第２の方向に隣り合う第２のトレンチと、前記第２の電極に電気的に接続された第１導電形の第１の半導体領域と、前記第１の半導体領域と前記第１の面との間に設けられ、２つの前記第１のトレンチの間に設けられる第２導電形の第２の半導体領域と、前記第２の半導体領域と前記第１の面との間に設けられ、２つの前記第１のトレンチの間に設けられ、前記第１の電極に電気的に接続された第１導電形の第３の半導体領域と、を含む半導体層と、前記第１のトレンチの中に設けられ、前記第１の方向及び前記第２の方向と垂直な第３の方向の第１の長さを有する第１のゲート電極と、前記第１のトレンチの中に設けられ、前記第１のゲート電極と前記第２の面との間に設けられた第１のフィールドプレート電極と、前記第２のトレンチの中に設けられ、前記第１のトレンチの側の部分の前記第３の方向の第２の長さが前記第１のトレンチと反対側の部分の前記第３の方向の第３の長さよりも大きい第２のゲート電極と、前記第２のトレンチの中に設けられ、前記第２のゲート電極と前記第２の面との間に設けられた第２のフィールドプレート電極と、前記第１のゲート電極と前記半導体層との間に設けられ、第１の厚さを有する第１のゲート絶縁層と、前記第１のフィールドプレート電極と前記半導体層との間に設けられた第１のフィールドプレート絶縁層と、前記第１のゲート電極と前記第１のフィールドプレート電極との間に設けられた第１の電極間絶縁層と、前記第２のゲート電極と前記第１のトレンチの側の前記半導体層との間に設けられ、第２の厚さを有する第２のゲート絶縁層と、前記第２のゲート電極と前記第１のトレンチと反対側の前記半導体層との間に設けられ、前記第２の厚さより厚い第３の厚さを有する第３のゲート絶縁層と、前記第２のフィールドプレート電極と前記半導体層との間に設けられた第２のフィールドプレート絶縁層と、前記第２のゲート電極と前記第２のフィールドプレート電極との間に設けられた第２の電極間絶縁層と、を備える。
【図面の簡単な説明】
【０００６】
実施形態の半導体装置の模式図。
実施形態の半導体装置の一部の模式断面図。
実施形態の半導体装置の一部の模式上面図。
実施形態の半導体装置の一部の拡大模式断面図。
実施形態の半導体装置の一部の拡大模式断面図。
実施形態の半導体装置の製造方法を説明する図。
実施形態の半導体装置の製造方法を説明する図。
実施形態の半導体装置の製造方法を説明する図。
実施形態の半導体装置の製造方法を説明する図。
実施形態の半導体装置の製造方法を説明する図。
実施形態の半導体装置の製造方法を説明する図。
実施形態の半導体装置の製造方法を説明する図。
第１の比較形態の半導体装置の一部の模式断面図。
第２の比較形態の半導体装置の一部の模式断面図。
【発明を実施するための形態】
【０００７】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
【０００８】
本明細書中、ｎ
＋
形、ｎ形、ｎ
－
形との表記がある場合、ｎ
＋
形、ｎ形、ｎ
－
形の順でｎ形不純物濃度が低くなっていることを意味する。また、ｐ
＋
形、ｐ形、ｐ
－
形の表記がある場合、ｐ
＋
形、ｐ形、ｐ
－
形の順で、ｐ形不純物濃度が低くなっていることを意味する。
【０００９】
半導体装置の不純物濃度は、例えば、二次イオン質量分析法（ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）により測定することが可能である。また、半導体装置の不純物濃度の相対的な高低は、例えば、ＳｃａｎｎｉｎｇＣａｐａｃｉｔａｎｃｅＭｉｃｒｏｓｃｏｐｙ（ＳＣＭ）で求められるキャリア濃度の高低から判断することも可能である。また、半導体装置の不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また、半導体装置の不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。
【００１０】
本明細書中の半導体装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、ＳＩＭＳ、エネルギー分散型Ｘ線分光法（ＥｎｅｒｇｙＤｉｓｐｅｒｓｉｖｅＸ－ｒａｙＳｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）、ラザフォード後方散乱分析法（ＲｕｔｈｅｒｆｏｒｄＢａｃｋ－ＳｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｓｃｏｐｙ：ＲＢＳ）により行うことが可能である。また、半導体装置を構成する部材の厚さ、部材間の距離等の測定には、例えば、走査型電子顕微鏡（ＳｃａｎｎｉｎｇＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ：ＳＥＭ）又は透過型電子顕微鏡（ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。
（【００１１】以降は省略されています）

関連特許