特許ウォッチ

公開番号2025158610
公報種別公開特許公報(A)
公開日2025-10-17
出願番号2024061319
出願日2024-04-05
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人
主分類H10D 30/66 20250101AFI20251009BHJP()
要約【課題】、ゲート配線の電気抵抗を低減できる半導体装置を提供する。
【解決手段】実施形態の半導体装置は、第1の方向に延びた複数の第1のトレンチと複数の第2のトレンチと、を含む半導体層と、第1のトレンチの中の第1のゲート電極と、第2のトレンチの中の第2のゲート電極と、第1の上部金属層と第1の下部金属層とを含み第1のゲート電極に電気的に接続された第1のゲート配線と、第2の上部金属層と第2の下部金属層とを含み第2のゲート電極に電気的に接続された第2のゲート配線と、を備え、第1のゲート配線と第2のゲート配線が交差する第1の交差部において、第1の下部金属層及び第2の上部金属層が存在しない、又は、第1の上部金属層及び第2の下部金属層が存在しない。
【選択図】図1
特許請求の範囲【請求項１】
第１の面と、前記第１の面と対向する第２の面を有し、前記第１の面の側に設けられ、前記第１の面に平行な第１の方向に延びた複数の第１のトレンチと、前記第１の面の側に設けられ、前記第１の方向に延びた複数の第２のトレンチと、を含む半導体層と、
前記半導体層の前記第１の面の側に設けられた第１の電極と、
前記半導体層の前記第２の面の側に設けられた第２の電極と、
前記第１のトレンチの中に設けられた第１のゲート電極と、
前記第２のトレンチの中に設けられた第２のゲート電極と、
前記半導体層の前記第１の面の側に設けられ、第１の上部金属層と前記第１の上部金属層と前記第１の面との間に設けられた第１の下部金属層とを含み、前記第１の面に平行で前記第１の方向に垂直な第２の方向に延びた第１の部分と前記第２の方向に延び前記第１の部分との間に前記第１の電極が設けられた第２の部分とを含み、前記第１のゲート電極に電気的に接続された第１のゲート配線と、
前記半導体層の前記第１の面の側に設けられ、第２の上部金属層と前記第２の上部金属層と前記第１の面との間に設けられた第２の下部金属層とを含み、前記第２の方向に延びた第３の部分と前記第２の方向に延び前記第３の部分との間に前記第１の電極が設けられた第４の部分とを含み、前記第２のゲート電極に電気的に接続された第２のゲート配線と、
前記半導体層の前記第１の面の側に設けられ、前記第１のゲート配線と電気的に接続された第１のゲート電極パッドと、
前記半導体層の前記第１の面の側に設けられ、前記第２のゲート配線と電気的に接続された第２のゲート電極パッドと、
を備え、
前記第３の部分と前記第１の電極との間に前記第１の部分が設けられ、
前記第４の部分と前記第１の電極との間に前記第２の部分が設けられ、
前記第１のゲート配線と前記第２のゲート配線は第１の交差部で交差し、前記第１の交差部において、
前記第１の下部金属層及び前記第２の上部金属層が存在しない、又は、
前記第１の上部金属層及び前記第２の下部金属層が存在しない、半導体装置。
続きを表示（約 1,500 文字）【請求項２】
前記第１の部分と前記第１のトレンチが交差する部分において、前記第１の部分は前記第１のゲート電極に接続され、
前記第２の部分と前記第１のトレンチが交差する部分において、前記第２の部分は前記第１のゲート電極に接続され、
前記第３の部分と前記第２のトレンチが交差する部分において、前記第３の部分は前記第２のゲート電極に接続され、
前記第４の部分と前記第２のトレンチが交差する部分において、前記第４の部分は前記第２のゲート電極に接続される、請求項１記載の半導体装置。
【請求項３】
前記第１のゲート配線は前記第１の電極を囲み、
前記第２のゲート配線は前記第１の電極を囲む、請求項１記載の半導体装置。
【請求項４】
前記第１の下部金属層は前記第１の電極を囲み、
前記第２の下部金属層は前記第１の電極を囲む、請求項１記載の半導体装置。
【請求項５】
前記半導体層は、前記第１の面の側に設けられ、前記第１の方向に延びた複数の第３のトレンチを更に含み、
前記第３のトレンチの中に設けられた第３のゲート電極と、
前記半導体層の前記第１の面の側に設けられ、第３の上部金属層と前記第３の上部金属層と前記第１の面との間に設けられた第３の下部金属層とを含み、前記第２の方向に延びた第５の部分と前記第２の方向に延び前記第５の部分との間に前記第１の電極が設けられた第６の部分とを含み、前記第３のゲート電極に電気的に接続された第３のゲート配線と、
前記半導体層の前記第１の面の側に設けられ、前記第３のゲート配線と電気的に接続された第３のゲート電極パッドと、
を更に備え、
前記第１のゲート配線と前記第３のゲート配線は第２の交差部で交差し、前記第２の交差部において、
前記第１の下部金属層及び前記第３の上部金属層が存在しない、又は、
前記第１の上部金属層及び前記第３の下部金属層が存在しない、請求項１記載の半導体装置。
【請求項６】
前記第５の部分と前記第３のトレンチが交差する部分において、前記第５の部分は前記第３のゲート電極に接続され、
前記第６の部分と前記第３のトレンチが交差する部分において、前記第６の部分は前記第３のゲート電極に接続される、請求項５記載の半導体装置。
【請求項７】
前記第２のゲート配線と前記第３のゲート配線は第３の交差部で交差し、前記第３の交差部において、
前記第２の下部金属層及び前記第３の上部金属層が存在しない、又は、
前記第２の上部金属層及び前記第３の下部金属層が存在しない、請求項５記載の半導体装置。
【請求項８】
前記第１の下部金属層及び前記第２の下部金属層はタングステンを含み、
前記第１の上部金属層及び前記第２の上部金属層はアルミニウムを含む、請求項１記載の半導体装置。
【請求項９】
前記第１の交差部において、前記第１のゲート配線と前記第２のゲート配線との間に絶縁層が設けられる、請求項１記載の半導体装置。
【請求項１０】
前記第１の電極は第４の上部金属層と、前記第４の上部金属層と前記第１の面との間に設けられた第４の下部金属層とを含み、
前記第４の下部金属層と、前記第１の下部金属層及び前記第２の下部金属層とは、同一の材料であり、
前記第４の上部金属層と、前記第１の上部金属層及び前記第２の上部金属層とは、同一の材料である、請求項１記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
電力用の半導体装置の一例として、ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ（ＩＧＢＴ）がある。ＩＧＢＴは、例えば、コレクタ電極上に、ｐ形のコレクタ領域、ｎ形のドリフト領域、ｐ形のベース領域が設けられる。そして、ｐ形のベース領域を貫通し、ｎ形のドリフト領域に達するトレンチ内に、ゲート絶縁膜を間に挟んでゲート電極が設けられる。さらに、ｐ形のベース領域表面のトレンチに隣接する領域に、エミッタ電極に接続されるｎ形のエミッタ領域が設けられる。
【０００３】
ＩＧＢＴでは、ゲート電極に閾値電圧以上の正電圧が印加されることにより、ｐ形のベース領域にチャネルが形成される。そして、ｎ形のエミッタ領域からｎ形のドリフト領域に電子が注入されると同時に、コレクタ領域からｎ形のドリフト領域にホールが注入される。これにより、コレクタ電極とエミッタ電極間に電子とホールをキャリアとする電流が流れる。
【０００４】
ＩＧＢＴでは、オン抵抗の低減とスイッチング損失の低減を両立することが望まれる。オン抵抗の低減とスイッチング損失の低減を両立するために、複数のゲートを互いに独立に駆動するＩＧＢＴが提案されている。複数のゲートの駆動タイミングを変えることで、ＩＧＢＴのスイッチング時間を短縮し、ＩＧＢＴのスイッチング損失を低減させることができる。
【０００５】
複数のゲートを互いに独立に駆動するＩＧＢＴでは、複数のゲート電極パッドに接続される複数のゲート配線が設けられる。複数のゲート配線が、それぞれ、異なるゲートのゲート電極に接続される。ゲート配線の電気抵抗が高くなると、信号の配線遅延が生じ、例えば、ＩＧＢＴ動作の高速化が困難となる。したがって、ゲート配線の電気抵抗を低減することが望まれる。
【先行技術文献】
【特許文献】
【０００６】
特開２０２２－１４６５７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、ゲート配線の電気抵抗を低減できる半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
実施形態の半導体装置は、第１の面と、前記第１の面と対向する第２の面を有し、前記第１の面の側に設けられ、前記第１の面に平行な第１の方向に延びた複数の第１のトレンチと、前記第１の面の側に設けられ、前記第１の方向に延びた複数の第２のトレンチと、を含む半導体層と、前記半導体層の前記第１の面の側に設けられた第１の電極と、前記半導体層の前記第２の面の側に設けられた第２の電極と、前記第１のトレンチの中に設けられた第１のゲート電極と、前記第２のトレンチの中に設けられた第２のゲート電極と、前記半導体層の前記第１の面の側に設けられ、第１の上部金属層と前記第１の上部金属層と前記第１の面との間に設けられた第１の下部金属層とを含み、前記第１の面に平行で前記第１の方向に垂直な第２の方向に延びた第１の部分と前記第２の方向に延び前記第１の部分との間に前記第１の電極が設けられた第２の部分とを含み、前記第１のゲート電極に電気的に接続された第１のゲート配線と、前記半導体層の前記第１の面の側に設けられ、第２の上部金属層と前記第２の上部金属層と前記第１の面との間に設けられた第２の下部金属層とを含み、前記第２の方向に延びた第３の部分と前記第２の方向に延び前記第３の部分との間に前記第１の電極が設けられた第４の部分とを含み、前記第２のゲート電極に電気的に接続された第２のゲート配線と、前記半導体層の前記第１の面の側に設けられ、前記第１のゲート配線と電気的に接続された第１のゲート電極パッドと、前記半導体層の前記第１の面の側に設けられ、前記第２のゲート配線と電気的に接続された第２のゲート電極パッドと、を備え、前記第３の部分と前記第１の電極との間に前記第１の部分が設けられ、前記第４の部分と前記第１の電極との間に前記第２の部分が設けられ、前記第１のゲート配線と前記第２のゲート配線は第１の交差部で交差し、前記第１の交差部において、前記第１の下部金属層及び前記第２の上部金属層が存在しない、又は、前記第１の上部金属層及び前記第２の下部金属層が存在しない。
【図面の簡単な説明】
【０００９】
第１の実施形態の半導体装置の模式図。
第１の実施形態の半導体装置の模式断面図。
第１の実施形態の半導体装置の模式上面図。
第１の実施形態の半導体装置の一部の模式図。
第１の実施形態の半導体装置の一部の模式断面図。
第１の実施形態の半導体装置の模式図。
第１の実施形態の半導体装置の一部の模式断面図。
比較形態の半導体装置の模式図。
第１の実施形態の第１の変形例の半導体装置の模式図。
第１の実施形態の第１の変形例の半導体装置の一部の模式断面図。
第１の実施形態の第２の変形例の半導体装置の模式図。
第１の実施形態の第２の変形例の半導体装置の模式図。
第１の実施形態の第３の変形例の半導体装置の模式図。
第１の実施形態の第３の変形例の半導体装置の模式図。
第２の実施形態の半導体装置の模式図。
第２の実施形態の半導体装置の一部の模式図。
第２の実施形態の半導体装置の一部の模式断面図。
第２の実施形態の半導体装置の模式図。
第２の実施形態の第１の変形例の半導体装置の一部の模式断面図。
【発明を実施するための形態】
【００１０】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する場合がある。
（【００１１】以降は省略されています）

関連特許