特許ウォッチ

公開番号2025140171
公報種別公開特許公報(A)
公開日2025-09-29
出願番号2024039372
出願日2024-03-13
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H10D 12/00 20250101AFI20250919BHJP()
要約【課題】オン電圧と、ターンオフスイッチング損失を低減できる半導体装置の提供。
【解決手段】半導体部の第1面側領域は、第1絶縁膜を介して第1ゲート電極に対向する第2半導体層と、第1電極に接する第3半導体層とを有する。半導体部の第2面側領域は、第2絶縁膜を介して第2ゲート電極に対向する第4半導体層と、第2電極に接する第2導電型の第5半導体層と、第2電極に接する第1導電型の第6半導体層と、第4半導体層及び第5半導体層よりも第2導電型不純物濃度が低く、第2電極に接する第2導電型の第7半導体層とを有する。第2方向Xにおいて、第7半導体層は複数の第2ゲート電極の間に位置する。
【選択図】図1
特許請求の範囲【請求項１】
第１電極と、
第２電極と、
第１方向において前記第１電極と前記第２電極との間に位置する半導体部であって、第１導電型の第１半導体層と、前記第１方向において前記第１電極と前記第１半導体層との間に位置する第１面側領域と、前記第１方向において前記第２電極と前記第１半導体層との間に位置する第２面側領域と、を有する半導体部と、
前記第１面側領域に対向する複数の第１ゲート電極と、
前記第１面側領域と前記複数の第１ゲート電極との間に設けられた複数の第１絶縁膜と、
前記第１方向において前記第２面側領域に対向する複数の第２ゲート電極と、
前記第２面側領域と前記複数の第２ゲート電極との間に設けられた複数の第２絶縁膜と、
を備え、
前記第１面側領域は、
前記第１絶縁膜を介して前記第１ゲート電極に対向する第２導電型の第２半導体層と、
前記第１半導体層よりも第１導電型不純物濃度が高く、前記第１電極に接する第１導電型の第３半導体層と、
を有し、
前記第２面側領域は、
前記第２絶縁膜を介して前記第２ゲート電極に対向する第２導電型の第４半導体層と、
前記第２半導体層及び前記第４半導体層よりも第２導電型不純物濃度が高く、前記第２電極に接する第２導電型の第５半導体層と、
前記第１半導体層よりも第１導電型不純物濃度が高く、前記第２電極に接する第１導電型の第６半導体層と、
前記第４半導体層及び前記第５半導体層よりも第２導電型不純物濃度が低く、前記第２電極に接する第２導電型の第７半導体層と、
を有し、
前記第１方向に直交する第２方向において、前記第７半導体層は前記複数の第２ゲート電極の間に位置する、半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記第２面側領域は、前記第１半導体層と前記第４半導体層との間に位置し、前記第１半導体層よりも第１導電型不純物濃度が高い第１導電型の第８半導体層をさらに有する、請求項１に記載の半導体装置。
【請求項３】
前記第２方向において、前記第５半導体層は、前記第６半導体層と前記第７半導体層との間に位置する、請求項１に記載の半導体装置。
【請求項４】
第１電極と、
第２電極と、
第１方向において前記第１電極と前記第２電極との間に位置する半導体部であって、第１導電型の第１半導体層と、前記第１方向において前記第１電極と前記第１半導体層との間に位置する第１面側領域と、前記第１方向において前記第２電極と前記第１半導体層との間に位置する第２面側領域と、を有する半導体部と、
前記第１面側領域に対向する複数の第１ゲート電極と、
前記第１面側領域と前記複数の第１ゲート電極との間に設けられた複数の第１絶縁膜と、
前記第１方向において前記第２面側領域に対向する複数の第２ゲート電極と、
前記第２面側領域と前記複数の第２ゲート電極との間に設けられた複数の第２絶縁膜と、
を備え、
前記第１面側領域は、
前記第１絶縁膜を介して前記第１ゲート電極に対向する第２導電型の第２半導体層と、
前記第１半導体層よりも第１導電型不純物濃度が高く、前記第１電極に接する第１導電型の第３半導体層と、
を有し、
前記第２面側領域は、
第２導電型の第４半導体層と、
前記第２半導体層及び前記第４半導体層よりも第２導電型不純物濃度が高く、前記第２電極に接する第２導電型の第５半導体層と、
前記第１半導体層よりも第１導電型不純物濃度が高く、前記第２電極に接する第１導電型の第６半導体層と、
を有し、
前記第４半導体層は、
前記第２絶縁膜を介して前記第２ゲート電極に対向する第１部分と、
前記第１方向に直交する第２方向において、前記複数の第２ゲート電極の間に位置し、前記第２電極に接する第２部分と、
を有する、半導体装置。
【請求項５】
前記第２面側領域は、前記第１半導体層と前記第４半導体層との間に位置し、前記第１半導体層よりも第１導電型不純物濃度が高い第１導電型の第８半導体層をさらに有する、請求項４に記載の半導体装置。
【請求項６】
前記第２方向において、前記第５半導体層は、前記第６半導体層と、前記第４半導体層の前記第２部分との間に位置する、請求項４に記載の半導体装置。
【請求項７】
前記第１ゲート電極は、前記第１面側領域に形成されたトレンチ内に前記第１絶縁膜を介して設けられ、
前記第１ゲート電極は、前記第２方向において、前記第１絶縁膜を介して、前記第２半導体層に対向する、請求項１から６のいずれか１つに記載の半導体装置。
【請求項８】
前記第１面側領域は、前記第２方向において隣り合う前記第１ゲート電極間に位置し、前記第２半導体層よりも深い第２導電型の第９半導体層をさらに有する、請求項１から６のいずれか１つに記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
半導体層の表面側及び裏面側にゲート電極を設けた両面ゲート構造のＩＧＢＴ（Insulated Gate Bipolar Transistor）が提案されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－４９６１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、ターンオフスイッチング損失を低減できる半導体装置の提供を目的とする。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、半導体装置は、第１電極と、第２電極と、第１方向において前記第１電極と前記第２電極との間に位置する半導体部であって、第１導電型の第１半導体層と、前記第１方向において前記第１電極と前記第１半導体層との間に位置する第１面側領域と、前記第１方向において前記第２電極と前記第１半導体層との間に位置する第２面側領域と、を有する半導体部と、前記第１面側領域に対向する複数の第１ゲート電極と、前記第１面側領域と前記複数の第１ゲート電極との間に設けられた複数の第１絶縁膜と、前記第１方向において前記第２面側領域に対向する複数の第２ゲート電極と、前記第２面側領域と前記複数の第２ゲート電極との間に設けられた複数の第２絶縁膜と、を備える。前記第１面側領域は、前記第１絶縁膜を介して前記第１ゲート電極に対向する第２導電型の第２半導体層と、前記第１半導体層よりも第１導電型不純物濃度が高く、前記第１電極に接する第１導電型の第３半導体層と、を有する。前記第２面側領域は、前記第２絶縁膜を介して前記第２ゲート電極に対向する第２導電型の第４半導体層と、前記第２半導体層及び前記第４半導体層よりも第２導電型不純物濃度が高く、前記第２電極に接する第２導電型の第５半導体層と、前記第１半導体層よりも第１導電型不純物濃度が高く、前記第２電極に接する第１導電型の第６半導体層と、前記第４半導体層及び前記第５半導体層よりも第２導電型不純物濃度が低く、前記第２電極に接する第２導電型の第７半導体層と、を有する。前記第１方向に直交する第２方向において、前記第７半導体層は前記複数の第２ゲート電極の間に位置する。
【図面の簡単な説明】
【０００６】
第１実施形態の半導体装置の模式断面図である。
第１実施形態の半導体装置における第２面側の模式平面図である。
第１実施形態の半導体装置における第２面側の模式平面図である。
第１実施形態の半導体装置における第２面側の模式平面図である。
第１実施形態の半導体装置における第２面側の模式平面図である。
第１実施形態の変形例による半導体装置の模式断面図である。
第２実施形態の半導体装置の模式断面図である。
第２実施形態の変形例による半導体装置の模式断面図である。
シミュレーション結果を示すグラフである。
【発明を実施するための形態】
【０００７】
以下に、各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、同一または同様の要素には、同じ符号を付している。
【０００８】
［第１実施形態］
図１は、第１実施形態の半導体装置１の模式断面図である。半導体装置１は、第１電極５１と、第２電極５２と、半導体部１０と、複数の第１ゲート電極６１と、複数の第１絶縁膜７１と、複数の第２ゲート電極６２と、複数の第２絶縁膜７２とを備える。半導体装置１はＩＧＢＴであり、第１電極５１はエミッタ電極であり、第２電極５２はコレクタ電極である。
【０００９】
半導体部１０は、第１方向Ｚにおいて、第１電極５１と第２電極５２との間に位置する。第１方向Ｚに直交する２方向を第２方向Ｘ及び第３方向Ｙとする。第２方向Ｘと第３方向Ｙとは互いに直交する。
【００１０】
半導体部１０の材料は、例えば、シリコンである。または、半導体部１０の材料として、炭化シリコン、窒化ガリウムなどを用いてもよい。また、本明細書において、半導体部１０における第１導電型はｎ型、第２導電型はｐ型として説明する。なお、第１導電型はｐ型、第２導電型はｎ型であってもよい。
（【００１１】以降は省略されています）

関連特許