特許ウォッチ

公開番号2025140161
公報種別公開特許公報(A)
公開日2025-09-29
出願番号2024039358
出願日2024-03-13
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H10D 30/66 20250101AFI20250919BHJP()
要約【課題】設計マージンの拡大が可能な半導体装置の提供。
【解決手段】半導体層のメサ部は、第1方向において凹部とゲート電極との間に位置するチャネル部と、チャネル部上に設けられたコンタクト部とを有する。チャネル部は、第1方向においてゲート電極に対向する第1側面と、第1方向において第1側面の反対側に位置する第2側面とを有する。単層の絶縁膜が第2側面に設けられている。第2電極は、メサ部の凹部においてコンタクト部及び絶縁膜に接する。
【選択図】図1
特許請求の範囲【請求項１】
第１電極と、
前記第１電極上に設けられた第１導電型の半導体層であって、第１方向において互いに離れて位置する複数のメサ部を有する半導体層と、
前記メサ部の上面から、前記第１方向に直交する第２方向に延びる凹部に位置する第２電極と、
前記複数のメサ部のうち前記第１方向において隣り合うメサ部の間に位置するゲート電極と、
前記凹部に位置する単層の絶縁膜と、
を備え、
前記メサ部は、前記第１方向において前記凹部と前記ゲート電極との間に位置するチャネル部と、前記チャネル部上に設けられ、前記チャネル部よりも第１導電型不純物濃度が高いコンタクト部とを有し、
前記チャネル部は、前記第１方向において前記ゲート電極に対向する第１側面と、前記第１方向において前記第１側面の反対側に位置する第２側面とを有し、
前記絶縁膜は、前記第２側面に設けられ、
前記第２電極は、前記凹部において前記コンタクト部及び前記絶縁膜に接する、半導体装置。
続きを表示（約 820 文字）【請求項２】
前記第２電極は、前記凹部の底において前記半導体層に接する、請求項１に記載の半導体装置。
【請求項３】
前記第２電極は、前記絶縁膜を介して前記チャネル部に対向する第１金属部と、前記コンタクト部に接する第２金属部とを有し、
前記第１金属部の仕事関数は、前記第２金属部の仕事関数よりも高い、請求項１または２に記載の半導体装置。
【請求項４】
前記第１金属部は、Ｐｔ、ＮｉまたはＣｏを含み、
前記第２金属部は、Ｔｉを含む、請求項３に記載の半導体装置。
【請求項５】
前記チャネル部の前記第１方向の幅は、前記凹部の前記第１方向の幅よりも小さい、請求項１または２に記載の半導体装置。
【請求項６】
前記半導体層は、
前記第１電極上に設けられた第１半導体層と、
前記第１半導体層上に設けられ、前記第１半導体層よりも第１導電型不純物濃度が低く、前記チャネル部を含む第２半導体層と、
前記第２半導体層上に設けられ、前記第２半導体層よりも第１導電型不純物濃度が高く、前記コンタクト部を含む第３半導体層と、
を有する、請求項１または２に記載の半導体装置。
【請求項７】
前記絶縁膜は、シリコン酸化膜である、請求項１または２に記載の半導体装置。
【請求項８】
前記絶縁膜の膜厚は、１ｎｍ以上１０ｎｍ以下である、請求項１または２に記載の半導体装置。
【請求項９】
前記第１方向において隣り合う前記メサ部の間において前記ゲート電極の下方に位置するフィールドプレート電極をさらに備える、請求項１または２に記載の半導体装置。
【請求項１０】
前記フィールドプレート電極に、前記第２電極と同じ電位が与えられる、請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
縦型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）において、ｐ型ベース層を設けずに、トレンチコンタクト部におけるソース電極と半導体層とのショットキー接合から伸びる空乏層によってオフ状態を実現するショットキー型ＭＯＳＦＥＴが提案されている。
【先行技術文献】
【非特許文献】
【０００３】
Yee-Chia Yeo, Pushkar Ranade, Tsu-Jae King, Chenming Hu「Effects of High-k Gate Dielectric Materials on Metal and Silicon Gate Workfunctions」IEEE ELECTRON DEVICE LETTERS, VOL.23, NO.6, JUNE 2002
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、設計マージンの拡大が可能な半導体装置の提供を目的とする。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、半導体装置は、第１電極と、前記第１電極上に設けられた第１導電型の半導体層であって、第１方向において互いに離れて位置する複数のメサ部を有する半導体層と、前記メサ部の上面から、前記第１方向に直交する第２方向に延びる凹部に位置する第２電極と、前記複数のメサ部のうち前記第１方向において隣り合うメサ部の間に位置するゲート電極と、前記凹部に位置する単層の絶縁膜と、を備え、前記メサ部は、前記第１方向において前記凹部と前記ゲート電極との間に位置するチャネル部と、前記チャネル部上に設けられ、前記チャネル部よりも第１導電型不純物濃度が高いコンタクト部とを有し、前記チャネル部は、前記第１方向において前記ゲート電極に対向する第１側面と、前記第１方向において前記第１側面の反対側に位置する第２側面とを有し、前記絶縁膜は、前記第２側面に設けられ、前記第２電極は、前記凹部において前記コンタクト部及び前記絶縁膜に接する。
【図面の簡単な説明】
【０００６】
実施形態の半導体装置の模式断面図である。
実施形態の半導体装置の模式断面図である。
（ａ）及び（ｂ）は、実施形態の半導体装置の製造方法を示す模式断面図である。
（ａ）及び（ｂ）は、実施形態の半導体装置の製造方法を示す模式断面図である。
（ａ）及び（ｂ）は、実施形態の半導体装置の製造方法を示す模式断面図である。
（ａ）及び（ｂ）は、実施形態の半導体装置の製造方法を示す模式断面図である。
（ａ）及び（ｂ）は、実施形態の半導体装置の製造方法を示す模式断面図である。
【発明を実施するための形態】
【０００７】
以下に、各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、同一または同様の要素には、同じ符号を付している。
【０００８】
図１に示すように、実施形態の半導体装置１は、第１電極４１と、第１電極４１上に設けられた半導体層１００と、半導体層１００上に設けられた第２電極４２とを備える。半導体装置１は、第１電極４１と第２電極４２との間に設けられた半導体層１００の厚さ方向に電流が流れる縦型のＭＯＳＦＥＴ構造を有する。第１電極４１はドレイン電極、第２電極４２はソース電極として機能する。第１電極４１及び第２電極４２は、金属を含む。
【０００９】
半導体層１００の厚さ方向は、第２方向Ｚに沿う。第２方向Ｚに直交する２方向を、第１方向Ｘ及び第３方向Ｙとする。図１において、第１方向Ｘは横方向であり、第２方向Ｚは縦方向であり、第３方向Ｙは紙面を貫く方向である。
【００１０】
半導体層１００は、第１導電型である。本明細書において、第１導電型をｎ型として説明するが、第１導電型はｐ型であってもよい。半導体層１００は、例えば、シリコン層である。または、半導体層１００は、炭化シリコン層、窒化ガリウム層などであってもよい。
（【００１１】以降は省略されています）

関連特許