特許ウォッチ

公開番号2025150946
公報種別公開特許公報(A)
公開日2025-10-09
出願番号2024052114
出願日2024-03-27
発明の名称スイッチング電源
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人快友国際特許事務所
主分類H02M 3/28 20060101AFI20251002BHJP(電力の発電,変換,配電)
要約【課題】各オン期間においてスイッチング電源の一次電流のピーク値のばらつきを抑制する。
【解決手段】スイッチング電源であって、一次巻線(50a)と二次巻線(50b)を有するトランス(50)と、前記一次巻線に対して直列に接続されたスイッチング素子(26)と、前記二次巻線に接続された電圧出力回路(40)と、前記スイッチング素子をオンさせるゲートオン電位(Von)と前記スイッチング素子をオフさせるゲートオフ電位(Voff)とに交互に変化するゲート信号(Vg)を出力するゲート制御回路(32)、を有する。前記ゲート制御回路が、前記直列回路に印加される入力電圧(Vin)が大きいほど前記ゲートオン電位のパルス幅(Tp)が小さくなるように、前記パルス幅を制御する。
【選択図】図2
特許請求の範囲【請求項１】
スイッチング電源であって、
一次巻線（５０ａ）と二次巻線（５０ｂ）を有するトランス（５０）と、
前記一次巻線に対して直列に接続されたスイッチング素子（２６）と、
間に前記一次巻線と前記スイッチング素子の直列回路が接続されており、入力電圧が印加される一対の入力端子（２０ａ、２０ｂ）と、
前記二次巻線に接続された電圧出力回路（４０）と、
前記スイッチング素子をオンさせるゲートオン電位（Ｖｏｎ）と前記スイッチング素子をオフさせるゲートオフ電位（Ｖｏｆｆ）とに交互に変化するゲート信号（Ｖｇ）を出力するゲート制御回路（３２）、
を有し、
前記ゲート制御回路が、前記直列回路に印加される入力電圧（Ｖｉｎ）が大きいほど前記ゲートオン電位のパルス幅（Ｔｐ）が小さくなるように、前記パルス幅を制御する、
スイッチング電源。
続きを表示（約 1,600 文字）【請求項２】
前記入力電圧を検出する電圧検出回路（２４）をさらに有し、
前記ゲート制御回路が、前記電圧検出回路で検出された前記入力電圧に基づいて、前記パルス幅を制御する、
請求項１に記載のスイッチング電源。
【請求項３】
前記直列回路に流れる一次電流（Ｉ１）を検出する電流検出回路（６０）をさらに有し、
前記ゲート制御回路が、前記スイッチング素子がオンするオン期間中における前記一次電流の上昇速度を特定し、
前記ゲート制御回路が、特定された前記上昇速度が大きいほど前記パルス幅が小さくなるように、前記パルス幅を制御する、
請求項２に記載のスイッチング電源。
【請求項４】
特定された前記上昇速度をＳ、前記上昇速度をＳが特定された前記オン期間における前記入力電圧をＶｉｎ
－１
、前記入力電圧Ｖｉｎ
－１
よりも後に特定された前記入力電圧をＶｉｎ
０
、前記一次電流のピーク値の目標値をＩｐｍ、前記ゲートオン電位の印加停止から前記一次電流の低下開始までの遅延時間の設定値をＴｄ、前記パルス幅をＴｐとしたときに、前記ゲート制御回路が、Ｔｐ＝（Ｖｉｎ
－１
・Ｉｐｍ）／（Ｖｉｎ
０
・Ｓ）－Ｔｄとなるように前記パルス幅Ｔｐを制御する、請求項３に記載のスイッチング電源。
【請求項５】
前記ゲート制御回路が、
前記ゲート信号に基づいて前記オン期間の開始タイミング（ｔ１）を検出し、
前記オン期間中に前記一次電流が基準値に達した特定タイミング（ｔ２）を検出し、
前記開始タイミング、前記特定タイミング、及び、前記基準値に基づいて前記上昇速度を算出する、
請求項３に記載のスイッチング電源。
【請求項６】
前記ゲート制御回路が、
前記オン期間中に前記一次電流が第１基準値に達した第１特定タイミング（ｔ３）を検出し、
前記オン期間中に前記一次電流が前記第１基準値より高い第２基準値に達した第２特定タイミング（ｔ４）を検出し、
前記第１特定タイミング、前記第１基準値、前記第２特定タイミング、及び、前記第２基準値に基づいて前記上昇速度を算出する、
請求項３に記載のスイッチング電源。
【請求項７】
前記ゲート制御回路が、前記スイッチング電源の起動開始直後において前記入力電圧が上昇している期間中に前記上昇速度を特定する、請求項３～６のいずれか一項に記載のスイッチング電源。
【請求項８】
前記ゲート制御回路が、前記スイッチング素子がオンするオン期間中に、前記ゲートオン電位の印加停止から前記直列回路に流れる一次電流の低下開始までの遅延時間（Ｔｄ）を検出し、
前記ゲート制御回路が、検出された前記遅延時間が長いほど前記パルス幅が小さくなるように、前記パルス幅を制御する、請求項１～６のいずれか一項に記載のスイッチング電源。
【請求項９】
前記ゲート制御回路が、
前記ゲート信号に基づいて前記遅延時間の開始タイミング（ｔ５）を検出し、
前記一次電流に基づいて前記遅延時間の終了タイミング（ｔ６）を検出する、
請求項８に記載のスイッチング電源。
【請求項１０】
前記ゲート制御回路が、
前記ゲート信号に基づいて前記遅延時間の開始タイミング（ｔ７）を検出し、
前記入力電圧がフライバック電圧を超えたタイミングを検出することによって前記遅延時間の終了タイミング（ｔ８）を検出する、
請求項８に記載のスイッチング電源。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本明細書に開示の技術はスイッチング電源に関する。
続きを表示（約 2,800 文字）【０００２】
特許文献１に開示のスイッチング電源は、トランスと、トランスの一次巻線に対して直列に接続されたスイッチング素子と、スイッチング素子のゲートに接続されたゲート制御回路、を有する。ゲート制御回路がスイッチング素子を周期的にスイッチングさせることで、二次巻線側の回路から所定電圧が出力される。スイッチング素子がオンするオン期間においては、一次巻線とスイッチング素子に電流（以下、一次電流という）が流れる。ゲート制御回路は、一次電流が所定値まで上昇すると、スイッチング素子をターンオフさせる。これによって、スイッチング電源が過電流から保護される。
【先行技術文献】
【特許文献】
【０００３】
特開２００５－３４１７３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ゲート制御回路がスイッチング素子のゲートにゲートオフ電位（すなわち、スイッチング素子をオフする電位）を入力するタイミングから一次電流が低下するまでの間には、遅延時間が存在する。遅延時間の間に、一次電流は増加する。したがって、各オン期間において、遅延時間中に一次電流のピーク値が形成される。一次電流の上昇速度が変化するため、各オン期間において一次電流のピーク値にばらつきが生じる。トランスの磁気飽和を防止するために、各オン期間における一次電流のピーク値のうちで最大値に合わせてトランスを設計する必要がある。このため、各オン期間において一次電流のピーク値にばらつきが生じると、トランスが大型化するという問題が生じる。本明細書では、各オン期間において一次電流のピーク値のばらつきを抑制する技術を提案する。
【課題を解決するための手段】
【０００５】
本明細書が開示するスイッチング電源は、一次巻線と二次巻線を有するトランスと、前記二次巻線に接続された電圧出力回路と、前記一次巻線に対して直列に接続されたスイッチング素子と、前記一次巻線と前記スイッチング素子の直列回路に電圧を印加する電源と、前記スイッチング素子をオンさせるゲートオン電位と前記スイッチング素子をオフさせるゲートオフ電位とに交互に変化するゲート信号を出力するゲート制御回路、を有する。前記ゲート制御回路が、前記直列回路に印加される入力電圧が大きいほど前記ゲートオン電位のパルス幅が小さくなるように、前記パルス幅を制御する。
【０００６】
一次巻線とスイッチング素子の直列回路に流れる一次電流の上昇速度は、直列回路に印加される入力電圧と一次巻線のインダクタンスによって定まる。入力電圧が変化するため、オン期間によって一次電流の上昇速度は異なる。このスイッチング電源では、ゲート制御回路が、直列回路に印加される入力電圧が大きいほどゲートオン電位のパルス幅が小さくなるように、パルス幅を制御する。このため、入力電圧が小さい場合（すなわち、一次電流の上昇速度が小さい場合）にはパルス幅が大きくなり、入力電圧が大きい場合（すなわち、一次電流の上昇速度が大きい場合）にはパルス幅が小さくなる。これによって、各オン期間において一次電流のピーク値のばらつきが抑制される。
【図面の簡単な説明】
【０００７】
実施例１のスイッチング電源の回路図。
実施例１のスイッチング電源の動作を示すグラフ。
実施例２のスイッチング電源の回路図。
実施例２のスイッチング電源の動作を示すグラフ。
実施例３のスイッチング電源の回路図。
実施例３のスイッチング電源の動作を示すグラフ。
実施例４のスイッチング電源の動作を示すグラフ。
実施例５のスイッチング電源の動作を示すグラフ。
実施例６のスイッチング電源の回路図。
実施例６のスイッチング電源の動作を示すグラフ。
実施例７のスイッチング電源の回路図。
実施例７のスイッチング電源の動作を示すグラフ。
実施例８のスイッチング電源の回路図。
実施例８のスイッチング電源の動作を示すグラフ。
【発明を実施するための形態】
【実施例】
【０００８】
図１に示す実施例１のスイッチング電源１０ａは、車両に搭載されている。スイッチング電源１０ａは、トランス５０を有している。トランス５０は、一次巻線５０ａと二次巻線５０ｂを有している。スイッチング電源１０ａは、一次巻線５０ａに接続されている一次回路２０と、二次巻線５０ｂに接続されている二次回路４０を有している。一次回路２０は、一対の入力端子２０ａ、２０ｂを有している。入力端子２０ａ、２０ｂの間には、バッテリ９０（例えば、リチウムイオンバッテリ）が接続されている。バッテリ９０は、入力端子２０ａ、２０ｂの間に、入力端子２０ａが高電位となる向きで電圧を印加する。二次回路４０は、出力端子４０ａ、４０ｂを有している。スイッチング電源１０ａは、バッテリ９０によって入力端子２０ａ、２０ｂ間に印加される入力電圧Ｖｉｎを大きさが異なる直流電圧（以下、出力電圧Ｖｏｕｔという）に変換し、出力電圧Ｖｏｕｔを出力端子４０ａ、４０ｂの間に出力する。出力端子４０ａ、４０ｂの間には、負荷９２が接続されている。負荷９２は、例えば、パワー半導体のゲート充電回路であってもよい。この場合、スイッチング電源１０ａは、パワー半導体のゲート充電用の電源として機能する。
【０００９】
一次回路２０は、コンデンサ２２、電圧検出回路２４、一次巻線５０ａ、及び、スイッチング素子２６を有している。スイッチング素子２６は、ｎＭＯＳである。コンデンサ２２は、入力端子２０ａ、２０ｂ間に接続されている。電圧検出回路２４は、入力端子２０ａ、２０ｂ間に接続されている。電圧検出回路２４は、入力端子２０ａ、２０ｂの間の電圧（すなわち、入力電圧Ｖｉｎ）を検出する。一次巻線５０ａの一端は、入力端子２０ａに接続されている。一次巻線５０ａの他端は、スイッチング素子２６のドレインに接続されている。スイッチング素子２６のソースは、入力端子２０ｂに接続されている。すなわち、入力端子２０ａと入力端子２０ｂの間に、一次巻線５０ａとスイッチング素子２６の直列回路が接続されている。入力端子２０ｂは、グランドに接続されている。
【００１０】
二次回路４０は、二次巻線５０ｂ、ダイオード４２、及び、コンデンサ４４を有している。二次巻線５０ｂの一端は、出力端子４０ｂに接続されている。二次巻線５０ｂの他端は、ダイオード４２のアノードに接続されている。ダイオード４２のカソードは、出力端子４０ａに接続されている。コンデンサ４４は、出力端子４０ａ、４０ｂの間に接続されている。
（【００１１】以降は省略されています）

関連特許