特許ウォッチ

公開番号2025082356
公報種別公開特許公報(A)
公開日2025-05-29
出願番号2023195615
出願日2023-11-17
発明の名称炭化ケイ素半導体装置及び炭化ケイ素半導体装置の製造方法
出願人新電元工業株式会社
代理人個人,個人
主分類H10D 30/66 20250101AFI20250522BHJP()
要約【課題】オン抵抗を抑えつつ、十分な耐圧を確保できる炭化ケイ素半導体装置及び炭化ケイ素半導体装置の製造方法を提供する。
【解決手段】炭化ケイ素半導体装置は、第1導電型の炭化ケイ素層12と、前記炭化ケイ素層12に設けられた第2導電型の複数のウェル領域50と、前記ウェル領域50に設けられた第1導電型のソース領域40と、前記炭化ケイ素層12のうち、複数の前記ウェル領域50に挟まれた領域に形成された第1導電型のJFET領域20と、前記JFET領域20を覆う絶縁膜と、前記絶縁膜を介して前記JFET領域20上に設けられたゲート電極80と、を有する。前記JFET領域20に注入される第1導電型不純物が前記ウェル領域50内にも注入されている。前記ウェル領域50内において、第2導電型不純物の濃度が前記第1導電型不純物の濃度よりも大きくなる。
【選択図】図1
特許請求の範囲【請求項１】
第１導電型の炭化ケイ素層と、
前記炭化ケイ素層に設けられた第２導電型の複数のウェル領域と、
前記ウェル領域に設けられた第１導電型のソース領域と、
前記炭化ケイ素層のうち、複数の前記ウェル領域に挟まれた領域に形成された第１導電型のＪＦＥＴ領域と、
前記ＪＦＥＴ領域を覆う絶縁膜と、
前記絶縁膜を介して前記ＪＦＥＴ領域上に設けられたゲート電極と、
を備え、
前記ＪＦＥＴ領域に注入される第１導電型不純物が前記ウェル領域内にも注入されており、
前記ウェル領域内において、第２導電型不純物の濃度が前記第１導電型不純物の濃度よりも大きくなる、炭化ケイ素半導体装置。
続きを表示（約 880 文字）【請求項２】
前記ＪＦＥＴ領域から、前記ウェル領域のうち前記ソース領域の少なくともＪＦＥＴ領域側端部の下方位置までの範囲で前記第１導電型不純物が注入されている、請求項１に記載の炭化ケイ素半導体装置。
【請求項３】
前記ウェル領域内において、上方領域において前記第１導電型不純物として窒素が注入されており、前記上方領域より下方側の下方領域において前記第１導電型不純物としてリンが注入されている、請求項１又は２に記載の炭化ケイ素半導体装置。
【請求項４】
前記ウェル領域のいずれの深さ位置においても、前記窒素及び前記リンの濃度は前記第２導電型不純物の濃度よりも小さくなる、請求項３に記載の炭化ケイ素半導体装置。
【請求項５】
深さが深くなる方向において窒素の不純物濃度の下がり始める下限値箇所と、深さが浅くなる方向においてリンの不純物濃度の下がり始める上限値箇所との間の深さ方向の距離が、０．５μｍ以下となっている、請求項３に記載の炭化ケイ素半導体装置。
【請求項６】
窒素の不純物濃度の最高値とリンの不純物濃度の最高値の差が２０％以内となっている、請求項３に記載の炭化ケイ素半導体装置。
【請求項７】
第１導電型の炭化ケイ素層に第２導電型の複数のウェル領域を形成する工程と、
前記ウェル領域に第１導電型のソース領域を形成する工程と、
前記炭化ケイ素層のうち複数の前記ウェル領域に挟まれた領域と前記ウェル領域の前記炭化ケイ素層側の領域に第１導電型不純物を注入することで、前記炭化ケイ素層のうち複数の前記ウェル領域に挟まれた領域にＪＦＥＴ領域を形成する工程と、
前記ＪＦＥＴ領域を覆う絶縁膜を形成する工程と、
前記絶縁膜を介して前記ＪＦＥＴ領域上に設けられるゲート電極を形成する工程と、
を備え、
前記ウェル領域内において、第２導電型不純物の濃度が第１導電型不純物の濃度よりも大きくなる、炭化ケイ素半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ＪＦＥＴ領域を有する炭化ケイ素半導体装置及び炭化ケイ素半導体装置の製造方法に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
従来から、ＪＦＥＴ領域を備えた炭化ケイ素半導体装置が知られており、例えば特許文献１では、炭化ケイ素で構成される半導体基板と、半導体基板上に形成された第１導電型の炭化ケイ素半導体で構成されるドリフト層と、ドリフト層表層部に形成された単数または複数の第２導電型のウェル領域と、ウェル領域に挟まれた、ドリフト層の一部である、第１導電型のＪＦＥＴ領域と、ウェル領域内の表面側にドリフト層と離間して形成され、ドリフト層より第１導電型の不純物濃度が高い、第１導電型のソース領域と、を備えた炭化ケイ素半導体装置が示されている。
【先行技術文献】
【特許文献】
【０００３】
特許７１２７７４８号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実際の炭化ケイ素半導体装置では、ＪＦＥＴ濃度が高い場合、ＪＦＥＴ領域をウェル領域に完全につなげた場合には、十分な耐圧を確保できないことから、ＪＦＥＴ領域とウェル領域とを離間させ、不純物濃度の低い領域を作っておくことが一般的である。他方、このような不純物濃度の低い領域があるとオン抵抗が増加してしまう問題がある。
【０００５】
本発明は、このような点に鑑み、オン抵抗を抑えつつ、十分な耐圧を確保できる炭化ケイ素半導体装置及び炭化ケイ素半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００６】
［概念１］
本発明による炭化ケイ素半導体装置は、
第１導電型の炭化ケイ素層と、
前記炭化ケイ素層に設けられた第２導電型の複数のウェル領域と、
前記ウェル領域に設けられた第１導電型のソース領域と、
前記炭化ケイ素層のうち、複数の前記ウェル領域に挟まれた領域に形成された第１導電型のＪＦＥＴ領域と、
前記ＪＦＥＴ領域を覆う絶縁膜と、
前記絶縁膜を介して前記ＪＦＥＴ領域上に設けられたゲート電極と、
を備え、
前記ＪＦＥＴ領域に注入される第１導電型不純物が前記ウェル領域内にも注入されており、
前記ウェル領域内において、第２導電型不純物の濃度が前記第１導電型不純物の濃度よりも大きくなってもよい。
【０００７】
［概念２］
概念１による炭化ケイ素半導体装置において、
前記ＪＦＥＴ領域から、前記ウェル領域のうち前記ソース領域の少なくともＪＦＥＴ領域側端部の下方位置までの範囲で前記第１導電型不純物が注入されてもよい。
【０００８】
［概念３］
概念１又は２による炭化ケイ素半導体装置において、
前記ウェル領域内において、上方領域において前記第１導電型不純物として窒素が注入されており、前記上方領域より下方側の下方領域において前記第１導電型不純物としてリンが注入されてもよい。
【０００９】
［概念４］
概念３による炭化ケイ素半導体装置において、
前記ウェル領域のいずれの深さ位置においても、前記窒素及び前記リンの濃度は前記第２導電型不純物の濃度よりも小さくなってもよい。
【００１０】
［概念５］
概念３又は４による炭化ケイ素半導体装置において、
深さが深くなる方向において窒素の不純物濃度の下がり始める下限値箇所と、深さが浅くなる方向においてリンの不純物濃度の下がり始める上限値箇所との間の深さ方向の距離が、０．５μｍ以下となってもよい。
（【００１１】以降は省略されています）

関連特許