特許ウォッチ

公開番号2025116701
公報種別公開特許公報(A)
公開日2025-08-08
出願番号2024011282
出願日2024-01-29
発明の名称単相3線式インバータ及び制御方法
出願人新電元工業株式会社
代理人弁理士法人酒井国際特許事務所
主分類H02M 7/48 20070101AFI20250801BHJP(電力の発電,変換,配電)
要約【課題】第1相と第3相との間に過電流負荷が接続された場合に、第3相と第2相との間の過電圧を抑制する。
【解決手段】第1相電圧及び第1相電流を出力する第1アームと、第2相電圧及び第2相電流を出力する第2アームと、第3相電圧及び第3相電流を出力する第3アームと、フィルタと、第1スイッチング信号から第3スイッチング信号までを第1アームから第3アームまでに夫々出力する制御部と、を含む。制御部は、第1相電流の絶対値が第1閾値電流以上の場合に、第1スイッチング信号のデューティを抑制し、第2相電流の絶対値が第1閾値電流以上の場合に、第2スイッチング信号のデューティを抑制し、第3相電流の絶対値が第1閾値電流より大きい第2閾値電流以上の場合に、第3スイッチング信号のデューティを抑制する。
【選択図】図1
特許請求の範囲【請求項１】
第１入力端子と第２入力端子との間に接続され、第１スイッチング素子と第２スイッチング素子との間の第１接続点から第１相電圧及び第１相電流を出力する第１アームと、
前記第１入力端子と前記第２入力端子との間に接続され、第３スイッチング素子と第４スイッチング素子との間の第２接続点から第２相電圧及び第２相電流を出力する第２アームと、
前記第１入力端子と前記第２入力端子との間に接続され、第５スイッチング素子と第６スイッチング素子との間の第３接続点から第３相電圧及び第３相電流を出力する第３アームと、
前記第１接続点と第１出力端子との間、前記第２接続点と第２出力端子との間及び前記第３接続点と第３出力端子との間に設けられたフィルタと、
第１スイッチング信号、第２スイッチング信号及び第３スイッチング信号を前記第１アームから前記第３アームまでに夫々出力する制御部と、
を含み、
前記制御部は、前記第１相電流の絶対値が第１閾値電流以上の場合に、前記第１スイッチング信号のデューティを抑制し、前記第２相電流の絶対値が前記第１閾値電流以上の場合に、前記第２スイッチング信号のデューティを抑制し、前記第３相電流の絶対値が前記第１閾値電流より大きい第２閾値電流以上の場合に、前記第３スイッチング信号のデューティを抑制する、
ことを特徴とする、単相３線式インバータ。
続きを表示（約 1,200 文字）【請求項２】
前記制御部は、
前記第１接続点と前記第３接続点との間の第１相間電圧が第１指令電圧となるように、前記第１スイッチング信号を生成する第１電圧制御部と、
前記第３接続点と前記第２接続点との間の第２相間電圧が第２指令電圧となるように、前記第２スイッチング信号を生成する第２電圧制御部と、
前記第３相電圧が一定となるように、前記第３スイッチング信号を生成する第３電圧制御部と、
を含む、
ことを特徴とする、請求項１に記載の単相３線式インバータ。
【請求項３】
前記第１電圧制御部は、
前記第１相電流の検出値と第１閾値とを比較する第１比較器と、前記第１比較器の出力信号と前記第１スイッチング信号とに論理積を行う第１論理積回路と、を含む、第１保護回路を含み、
前記第２電圧制御部は、
前記第２相電流の検出値と前記第１閾値とを比較する第２比較器と、前記第２比較器の出力信号と前記第２スイッチング信号とに論理積を行う第２論理積回路と、を含む、第２保護回路を含み、
前記第３電圧制御部は、
前記第３相電流の検出値と前記第１閾値より大きい第２閾値とを比較する第３比較器と、前記第３比較器の出力信号と前記第３スイッチング信号とに論理積を行う第３論理積回路と、を含む、第３保護回路を含む、
ことを特徴とする、請求項２に記載の単相３線式インバータ。
【請求項４】
前記第２閾値電流は、前記第５スイッチング素子及び前記第６スイッチング素子の電流耐量より小さい、
ことを特徴とする、請求項１から３のいずれか１項に記載の単相３線式インバータ。
【請求項５】
第１入力端子と第２入力端子との間に接続され、第１スイッチング素子と第２スイッチング素子との間の第１接続点から第１相電圧及び第１相電流を出力する第１アームと、前記第１入力端子と前記第２入力端子との間に接続され、第３スイッチング素子と第４スイッチング素子との間の第２接続点から第２相電圧及び第２相電流を出力する第２アームと、前記第１入力端子と前記第２入力端子との間に接続され、第５スイッチング素子と第６スイッチング素子との間の第３接続点から第３相電圧及び第３相電流を出力する第３アームと、前記第１接続点と第１出力端子との間、前記第２接続点と第２出力端子との間及び前記第３接続点と第３出力端子との間に設けられたフィルタと、を含む単相３線式インバータの制御方法であって、
前記第１相電流の絶対値が第１閾値電流以上の場合に、前記第１アームの第１スイッチング信号のデューティを抑制し、前記第２相電流の絶対値が前記第１閾値電流以上の場合に、前記第２アームの第２スイッチング信号のデューティを抑制し、前記第３相電流の絶対値が前記第１閾値電流より大きい第２閾値電流以上の場合に、前記第３アームの第３スイッチング信号のデューティを抑制する、
ことを特徴とする、制御方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は、単相３線式インバータ及び制御方法に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
特許文献１記載の単相３線式インバータ装置は、Ａ相にサージ電流が検出されたとき、Ａ相の交流電圧を低下させることでＡ相の電流低下を図り、一方で、Ｂ相の通流率を下げることでＡ相のサージ電流によって誘発されうるＢ相の過電圧を抑制する。
【先行技術文献】
【特許文献】
【０００３】
特開２０１５－２６５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
単相インバータにおいて、Ｕ相及びＶ相の各々のゲート駆動回路の前段に、過電流保護回路が設けられる。過電流保護回路は、電流検出信号と電流閾値とを比較し、比較結果信号とＰＷＭ信号とを論理積し、論理積結果信号をゲート駆動回路に出力することにより、ゲート駆動信号のオンデューティを抑制する。
【０００５】
単相３線式インバータにおいて、Ｕ相、Ｖ相及びＮ相の各々のゲート駆動回路の前段に上記の過電流保護回路を設けた場合に、Ｕ相とＶ相との間に過電流保護が働くような負荷（過電流負荷）が接続されると、上記の単相インバータと同様の波形を得ることができる。
【０００６】
しかし、第１相（例えば、Ｕ相）と第３相（例えば、Ｎ相）との間に過電流負荷である第１負荷が接続されると、第１相と第３相との間の電圧と、第３相と第２相（例えば、Ｖ相）との間の電圧と、の間に差が生じてしまう。即ち、第１相と第３相との間の電圧が低くなり、第３相と第２相との間の電圧が高くなってしまう。そのため、第３相と第２相との間に接続された第２負荷に、耐電圧より高い電圧が印加されてしまう可能性がある。従って、単相３線式インバータでは、上記の単相インバータとは異なる過電流保護構成が必要である。
【０００７】
本開示は、第１相と第３相との間に過電流負荷が接続された場合に、第３相と第２相との間の過電圧を抑制することを目的とする。
【課題を解決するための手段】
【０００８】
本開示の一態様の単相３線式インバータは、
第１入力端子と第２入力端子との間に接続され、第１スイッチング素子と第２スイッチング素子との間の第１接続点から第１相電圧及び第１相電流を出力する第１アームと、
前記第１入力端子と前記第２入力端子との間に接続され、第３スイッチング素子と第４スイッチング素子との間の第２接続点から第２相電圧及び第２相電流を出力する第２アームと、
前記第１入力端子と前記第２入力端子との間に接続され、第５スイッチング素子と第６スイッチング素子との間の第３接続点から第３相電圧及び第３相電流を出力する第３アームと、
前記第１接続点と第１出力端子との間、前記第２接続点と第２出力端子との間及び前記第３接続点と第３出力端子との間に設けられたフィルタと、
第１スイッチング信号、第２スイッチング信号及び第３スイッチング信号を前記第１アームから前記第３アームまでに夫々出力する制御部と、
を含み、
前記制御部は、前記第１相電流の絶対値が第１閾値電流以上の場合に、前記第１スイッチング信号のデューティを抑制し、前記第２相電流の絶対値が前記第１閾値電流以上の場合に、前記第２スイッチング信号のデューティを抑制し、前記第３相電流の絶対値が前記第１閾値電流より大きい第２閾値電流以上の場合に、前記第３スイッチング信号のデューティを抑制する、
ことを特徴とする。
【０００９】
前記単相３線式インバータにおいて、
前記制御部は、
前記第１接続点と前記第３接続点との間の第１相間電圧が第１指令電圧となるように、前記第１スイッチング信号を生成する第１電圧制御部と、
前記第３接続点と前記第２接続点との間の第２相間電圧が第２指令電圧となるように、前記第２スイッチング信号を生成する第２電圧制御部と、
前記第３相電圧が一定となるように、前記第３スイッチング信号を生成する第３電圧制御部と、
を含む、
ことを特徴とする。
【００１０】
前記単相３線式インバータにおいて、
前記第１電圧制御部は、
前記第１相電流の検出値と第１閾値とを比較する第１比較器と、前記第１比較器の出力信号と前記第１スイッチング信号とに論理積を行う第１論理積回路と、を含む、第１保護回路を含み、
前記第２電圧制御部は、
前記第２相電流の検出値と前記第１閾値とを比較する第２比較器と、前記第２比較器の出力信号と前記第２スイッチング信号とに論理積を行う第２論理積回路と、を含む、第２保護回路を含み、
前記第３電圧制御部は、
前記第３相電流の検出値と前記第１閾値より大きい第２閾値とを比較する第３比較器と、前記第３比較器の出力信号と前記第３スイッチング信号とに論理積を行う第３論理積回路と、を含む、第３保護回路を含む、
ことを特徴とする。
（【００１１】以降は省略されています）

関連特許