特許ウォッチ

公開番号2025085324
公報種別公開特許公報(A)
公開日2025-06-05
出願番号2023199125
出願日2023-11-24
発明の名称電力変換装置
出願人オムロン株式会社
代理人弁理士法人秀和特許事務所
主分類H02M 3/28 20060101AFI20250529BHJP(電力の発電,変換,配電)
要約【課題】本願は、絶縁型DC/DCコンバータ回路の2次側における共振の発生を防止可能な電力変換装置を開示する。
【解決手段】本発明は、第1入出力端子対に並列接続された第1スイッチングレグと第2スイッチングレグとを含む第1フルブリッジ回路と、第2入出力端子対に並列接続された第3スイッチングレグと第4スイッチングレグとを含む第2フルブリッジ回路と、第1フルブリッジ回路に接続される一方の巻き線と第2フルブリッジ回路に接続される他方の巻き線とを含むトランスと、を有するDC/DCコンバータと、DC/DCコンバータを制御する制御部と、を備え、制御部は、第1フルブリッジ回路と第2フルブリッジ回路のうち2次側となるフルブリッジ回路がローサイド側に有する複数のスイッチング素子の何れかを常時ONにする、電力変換装置である。
【選択図】図2
特許請求の範囲【請求項１】
第１入出力端子対に並列接続された第１スイッチングレグと第２スイッチングレグとを含む第１フルブリッジ回路と、第２入出力端子対に並列接続された第３スイッチングレグと第４スイッチングレグとを含む第２フルブリッジ回路と、前記第１フルブリッジ回路に接続される一方の巻き線と前記第２フルブリッジ回路に接続される他方の巻き線とを含むトランスと、を有するＤＣ／ＤＣコンバータと、
前記ＤＣ／ＤＣコンバータを制御する制御部と、を備え、
前記制御部は、前記第１フルブリッジ回路と前記第２フルブリッジ回路のうち２次側となるフルブリッジ回路がローサイド側に有する複数のスイッチング素子の何れかを常時ＯＮにする、
電力変換装置。
続きを表示（約 1,300 文字）【請求項２】
前記制御部は、
前記ＤＣ／ＤＣコンバータにおいてインダクタを流れる電流が無くなる不連続の区間を形成するスイッチングパターンで前記ＤＣ／ＤＣコンバータの各スイッチング素子を動作させる不連続モードを有しており、
前記不連続の区間に入る前にＯＮ動作させていたスイッチングレグのローサイド側にあるスイッチング素子のＯＮ状態を、次にＯＮ動作させるスイッチングレグのローサイド側にあるスイッチング素子がＯＮになるまで保持することにより、前記２次側となるフルブリッジ回路がローサイド側に有する複数のスイッチング素子の何れかを常時ＯＮにする、
請求項１に記載の電力変換装置。
【請求項３】
前記第１スイッチングレグは、第１スイッチング素子と第３スイッチング素子とを有し、前記第１スイッチング素子のソース端子と前記第３スイッチング素子のドレイン端子とは第１接続点で直列接続されるとともに、前記第１スイッチング素子のドレイン端子と前記第３スイッチング素子のソース端子とが前記第１入出力端子対に接続し、
前記第２スイッチングレグは、第２スイッチング素子と第４スイッチング素子とを有し、前記第２スイッチング素子のソース端子と前記第４スイッチング素子のドレイン端子とは第２接続点で直列接続されるとともに、前記第２スイッチング素子のドレイン端子と前記第４スイッチング素子のソース端子とが前記第１入出力端子対に接続し、
前記第３スイッチングレグは、第５スイッチング素子と第７スイッチング素子とを有し、前記第５スイッチング素子のソース端子と前記第７スイッチング素子のドレイン端子とは第３接続点で直列接続されるとともに、前記第５スイッチング素子のドレイン端子と前記第７スイッチング素子のソース端子とが前記第２入出力端子対に接続し、
前記第４スイッチングレグは、第６スイッチング素子と第８スイッチング素子とを有し、前記第６スイッチング素子のソース端子と前記第８スイッチング素子のドレイン端子とは第４接続点で直列接続されるとともに、前記第６スイッチング素子のドレイン端子と前記第８スイッチング素子のソース端子とが前記第２入出力端子対に接続し、
前記トランスの一方の巻き線は、前記第１接続点と前記第２接続点に接続され、前記トランスの他方の巻き線は、前記第３接続点と前記第４接続点に接続されており、
前記制御部は、
前記第２フルブリッジ回路が２次側となる場合は、前記第７スイッチング素子と前記第８スイッチング素子の何れかを常時ＯＮにし、
前記第１フルブリッジ回路が２次側となる場合は、前記第３スイッチング素子と前記第４スイッチング素子の何れかを常時ＯＮにする、
請求項１又は２に記載の電力変換装置。
【請求項４】
前記第１スイッチング素子から前記第８スイッチング素子までの各スイッチング素子に
は、ドレイン端子側にカソードが繋がり、ソース端子側にアノードが繋がる状態でダイオードが逆並列に接続されている、
請求項３に記載の電力変換装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、電力変換装置に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
電力変換装置としては、例えば、トランスの両側にフルブリッジ回路を各々有する絶縁型ＤＣ／ＤＣコンバータが提案されている（例えば、特許文献１－２を参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－４８７００号公報
特開２０２１－４８６９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
絶縁型ＤＣ／ＤＣコンバータ回路における、インダクタを流れる電流が一時的にゼロとなる不連続の区間においては、２次側のスイッチング素子の動作により励磁電流に起因する共振が２次側の回路に発生し、励磁電流が負荷側に転流する場合がある。そこで、本願は、絶縁型ＤＣ／ＤＣコンバータ回路の２次側における共振の発生を防止可能な電力変換装置を開示する。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明では、ＤＣ／ＤＣコンバータの第１フルブリッジ回路と第２フルブリッジ回路のうち２次側となるフルブリッジ回路がローサイド側に有する複数のスイッチング素子の何れかを常時ＯＮにすることにした。
【０００６】
詳細には、本発明は、第１入出力端子対に並列接続された第１スイッチングレグと第２スイッチングレグとを含む第１フルブリッジ回路と、第２入出力端子対に並列接続された第３スイッチングレグと第４スイッチングレグとを含む第２フルブリッジ回路と、第１フルブリッジ回路に接続される一方の巻き線と第２フルブリッジ回路に接続される他方の巻き線とを含むトランスと、を有するＤＣ／ＤＣコンバータと、ＤＣ／ＤＣコンバータを制御する制御部と、を備え、制御部は、第１フルブリッジ回路と第２フルブリッジ回路のうち２次側となるフルブリッジ回路がローサイド側に有する複数のスイッチング素子の何れかを常時ＯＮにする、電力変換装置である。
【０００７】
上記の電力変換装置では、第１フルブリッジ回路と第２フルブリッジ回路のうち２次側となるフルブリッジ回路がローサイド側に有する複数のスイッチング素子の何れかを常時ＯＮにするため、２次側における負荷側への励磁電流の転流が防止される。このため、共振を伴う電流の発生を防ぐことが可能となる。
【０００８】
なお、制御部は、ＤＣ／ＤＣコンバータにおいてインダクタを流れる電流が無くなる不連続の区間を形成するスイッチングパターンでＤＣ／ＤＣコンバータの各スイッチング素子を動作させる不連続モードを有しており、不連続の区間に入る前にＯＮ動作させていたスイッチングレグのローサイド側にあるスイッチング素子のＯＮ状態を、次にＯＮ動作させるスイッチングレグのローサイド側にあるスイッチング素子がＯＮになるまで保持することにより、２次側となるフルブリッジ回路がローサイド側に有する複数のスイッチング素子の何れかを常時ＯＮにするものであってもよい。これによれば、２次側となるフルブリッジ回路がローサイド側に有する複数のスイッチング素子の何れかが常時ＯＮとなるた
め、共振を伴う電流の発生を防ぐことが可能となる。
【０００９】
また、第１スイッチングレグは、第１スイッチング素子と第３スイッチング素子とを有し、第１スイッチング素子のソース端子と第３スイッチング素子のドレイン端子とは第１接続点で直列接続されるとともに、第１スイッチング素子のドレイン端子と第３スイッチング素子のソース端子とが第１入出力端子対に接続し、第２スイッチングレグは、第２スイッチング素子と第４スイッチング素子とを有し、第２スイッチング素子のソース端子と第４スイッチング素子のドレイン端子とは第２接続点で直列接続されるとともに、第２スイッチング素子のドレイン端子と第４スイッチング素子のソース端子とが第１入出力端子対に接続し、第３スイッチングレグは、第５スイッチング素子と第７スイッチング素子とを有し、第５スイッチング素子のソース端子と第７スイッチング素子のドレイン端子とは第３接続点で直列接続されるとともに、第５スイッチング素子のドレイン端子と第７スイッチング素子のソース端子とが第２入出力端子対に接続し、第４スイッチングレグは、第６スイッチング素子と第８スイッチング素子とを有し、第６スイッチング素子のソース端子と第８スイッチング素子のドレイン端子とは第４接続点で直列接続されるとともに、第６スイッチング素子のドレイン端子と第８スイッチング素子のソース端子とが第２入出力端子対に接続し、トランスの一方の巻き線は、第１接続点と第２接続点に接続され、トランスの他方の巻き線は、第３接続点と第４接続点に接続されており、制御部は、第２フルブリッジ回路が２次側となる場合は、第７スイッチング素子と第８スイッチング素子の何れかを常時ＯＮにし、第１フルブリッジ回路が２次側となる場合は、第３スイッチング素子と第４スイッチング素子の何れかを常時ＯＮにするものであってもよい。これによれば、２次側となるフルブリッジ回路がローサイド側に有する２つのスイッチング素子の何れかが常時ＯＮとなるため、共振を伴う電流の発生を防ぐことが可能となる。
【００１０】
また、第１スイッチング素子から第８スイッチング素子までの各スイッチング素子には、ドレイン端子側にカソードが繋がり、ソース端子側にアノードが繋がる状態でダイオードが逆並列に接続されているものであってもよい。このような回路において、２次側となるフルブリッジ回路がローサイド側に有する複数のスイッチング素子の何れかを常時ＯＮにすると、２次側における負荷側への励磁電流の転流が防止される。このため、共振を伴う電流の発生を防ぐことが可能となる。
【発明の効果】
（【００１１】以降は省略されています）

関連特許