特許ウォッチ

公開番号2025098414
公報種別公開特許公報(A)
公開日2025-07-02
出願番号2023214526
出願日2023-12-20
発明の名称回路の複雑度の評価装置及び評価方法
出願人三菱電機株式会社
代理人弁理士法人深見特許事務所
主分類G06F 30/33 20200101AFI20250625BHJP(計算;計数)
要約【課題】回路のモデルデータの複雑度を評価する技術を提供する。
【解決手段】評価装置10は、回路のモデルデータ100を分析するモデル分析部110と、分析によって得られたモデルデータ100を構成する1つ以上のブロック101の各々の複雑度、および、1つ以上の信号102の経路の各々の複雑度を評価する複雑度評価部120と、1つ以上のブロック101の各々の複雑度、および、1つ以上の信号102の経路の各々の複雑度に基づいて、回路の複雑度を算出する複雑度算出部130とを備える。モデルデータ100は、データ処理の順番に紐付く1つ以上のブロック101の各々の位置情報を含む。モデル分析部110は、位置情報を分析することで、同時実行されるブロック101の有無を判定し、1つ以上の信号102の各々の種類を判定する。
【選択図】図1
特許請求の範囲【請求項１】
回路のモデルデータを分析するモデル分析部と、
分析によって得られた前記モデルデータを構成する１つ以上のブロックの各々の複雑度、および、１つ以上の信号の各々の複雑度を評価する複雑度評価部と、
前記１つ以上のブロックの各々の複雑度、および、前記１つ以上の信号の各々の複雑度に基づいて、前記回路の複雑度を算出する複雑度算出部とを備え、
前記モデルデータは、データ処理の順番に紐付く前記１つ以上のブロックの各々の位置情報を含み、
前記モデル分析部は、前記位置情報を分析することで、同時実行されるブロックの有無を判定し、前記１つ以上の信号の各々の種類を判定する、評価装置。
続きを表示（約 1,300 文字）【請求項２】
前記位置情報は、前記１つ以上のブロックの各々の配置座標である、請求項１に記載の評価装置。
【請求項３】
前記配置座標は、第１軸および第２軸からなる２次元空間における座標であり、
前記第１軸は、前記回路における前記データ処理の時系列を示し、
前記第２軸は、前記１つ以上のブロックを並列に配置する方向を示し、
前記同時実行されるブロックの有無を判定することは、前記１つ以上のブロックの各々の前記第１軸の方向における座標の差が予め定められた閾値以下であるか否かに基づいて、前記同時実行されるブロックの有無を判定することを含む、請求項２に記載の評価装置。
【請求項４】
前記１つ以上のブロックは、第１ブロックと、第２ブロックと、第３ブロックとを含み、
前記第２ブロックおよび前記第３ブロックは、前記第２軸の方向において座標が同一であり、
前記第１ブロックと、前記第２ブロックおよび前記第３ブロックとは、前記第２軸の方向において座標が異なり、および、
前記第１ブロックと、前記第２ブロックおよび前記第３ブロックとは、前記第１軸の方向における座標の差が前記予め定められた閾値以下である場合において、
前記モデル分析部は、前記第２ブロックおよび前記第３ブロックのうち、実行順序が早いほうのブロックを前記第１ブロックと同時実行されるブロックであると判定する、請求項３に記載の評価装置。
【請求項５】
前記モデル分析部は、前記同時実行されるブロックがあると判定したことに基づいて、前記同時実行されるブロック同士の前記第１軸の方向における座標を揃える、請求項３に記載の評価装置。
【請求項６】
前記１つ以上のブロックの各々の前記位置情報は、前記データ処理の開始時点から、前記１つ以上のブロックの各々の処理が実行された時点までの遅延である、請求項１に記載の評価装置。
【請求項７】
前記同時実行されるブロックの有無を判定することは、前記１つ以上のブロックの各々、または、前記１つ以上のブロックの組み合わせの前記遅延が同一であるか否かに基づいて、前記同時実行されるブロックの有無を判定することを含む、請求項６に記載の評価装置。
【請求項８】
前記モデル分析部は、前記モデルデータが、並列に実行される複数の回路を備える場合に、前記複数の回路の実行タイミングを合わせるポイントが指定されているとき、前記複数の回路の前記実行タイミングにおける遅延を揃えるために、前記複数の回路の各々に遅延ブロックを追加する、請求項６に記載の評価装置。
【請求項９】
前記複雑度評価部は、前記１つ以上のブロックの各々の機能に基づいて、前記１つ以上のブロックの各々の複雑度を算出する、請求項１～８のいずれかに記載の評価装置。
【請求項１０】
前記複雑度評価部は、前記１つ以上のブロックが条件分岐のブロックである場合、前記条件分岐のブロックの入力信号数、出力信号数および条件数に基づいて、前記条件分岐のブロックの複雑度を算出する、請求項１～８のいずれかに記載の評価装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、回路の複雑度の評価技術に関し、より特定的には、回路のモデルデータの複雑度の評価技術に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
ＬＳＩ（Large Scale Integration）等の回路の開発において、回路の設計品質を判断するために、回路の複雑度が指標として使用される。回路の複雑度は、回路の設計の困難さを示す。回路の複雑度が著しく高い場合、当該回路の設計および品質の確保が困難となる。
【０００３】
設計者は、回路の複雑度を定量的に測定することにより、回路の設計品質を適切に予測し得る。また、設計者は、回路の新規開発時において、設計予定の回路の複雑度を予め把握することで、開発工数を容易に見積もることができる。さらに、開発責任者は、力量のある設計者に、複雑度が高い回路の開発を担当させることで、回路の開発の効率化および品質を担保し得る。
【０００４】
回路の複雑度を評価する技術に関し、例えば、特開２０１６－０８１２８７号公報（特許文献１）は、「コンピュータを用いてハードウェア回路の複雑度を評価する方法であって、前記コンピュータが有するプロセッサが、前記コンピュータが有するメモリに格納されたハードウェア記述言語により回路を設計したソースファイルから組み合せ回路記述文の代入型を抽出し、抽出した前記代入型毎に、前記組み合せ回路記述文に関連する要素の第１の複雑度を取得し、前記関連に基づいて、前記第１の複雑度を用いて、前記代入型毎の第２の複雑度を取得する処理をコンピュータが行うことを特徴とする」ハードウェア回路の複雑度評価方法を開示している（［要約］参照）。
【先行技術文献】
【特許文献】
【０００５】
特開２０１６－０８１２８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示された技術によると、近年普及してきているモデルベース開発（ＭＢＤ（Model Based Development））によって設計された回路のモデルデータの複雑度を評価できない。したがって、回路のモデルデータの複雑度を評価するための技術が必要とされている。
【０００７】
本開示は、上記のような背景に鑑みてなされたものであって、ある局面における目的は、回路のモデルデータの複雑度を評価する技術を提供することにある。
【課題を解決するための手段】
【０００８】
ある実施の形態に従うと、回路の評価装置が提供される。評価装置は、回路のモデルデータを分析するモデル分析部と、分析によって得られたモデルデータを構成する１つ以上のブロックの各々の複雑度、および、１つ以上の信号の各々の複雑度を評価する複雑度評価部と、１つ以上のブロックの各々の複雑度、および、１つ以上の信号の各々の複雑度に基づいて、回路の複雑度を算出する複雑度算出部とを備える。モデルデータは、データ処理の順番に紐付く１つ以上のブロックの各々の位置情報を含む。分析部は、位置情報を分析することで、同時実行されるブロックの有無を判定し、１つ以上の信号の各々の種類を判定する。
【発明の効果】
【０００９】
ある実施の形態に従うと、回路のモデルデータの複雑度を評価することができる。
【００１０】
この開示内容の上記および他の目的、特徴、局面および利点は、添付の図面と関連して理解される本開示に関する次の詳細な説明から明らかとなるであろう。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許