特許ウォッチ

公開番号2025107768
公報種別公開特許公報(A)
公開日2025-07-22
出願番号2024001179
出願日2024-01-09
発明の名称表示ドライバ及び表示装置
出願人ローム株式会社
代理人弁理士法人レクスト国際特許事務所
主分類G09G 3/20 20060101AFI20250714BHJP(教育;暗号方法;表示;広告;シール)
要約【課題】ノイズの発生や表示不具合を抑えることが可能な表示ドライバ及び表示装置を提供することを目的とする。
【解決手段】夫々が第1～第(k/2)の遅延素子を含む第1及び第2の遅延シフト部を有する。第1及び第2の遅延シフト部の各々は、第1モード時には、スタートパルス信号を自身の第1から第(k/2)の遅延素子に向けてシフトさせる。第2チャネルモード時には、第1及び第2の遅延シフト部のうちの一方の遅延シフト部は、スタートパルス信号を自身の第rから第(k/2)の遅延素子に向けてシフトさせ、他方の遅延シフト部は、スタートパルス信号を自身の第jから第wの遅延素子に向けてシフトさせつつ第gの遅延素子の出力を第(k/2)から第(w+1)の遅延素子に向けて逆方向にシフトさせる。
【選択図】図6B
特許請求の範囲【請求項１】
映像信号に基づく駆動信号群を表示パネルに出力する第１～第ｋ（ｋは２以上の整数）の出力チャネルを有する表示ドライバであって、
第１チャネルモード又は第２チャネルモードを指定するチャネルモード指定信号、及び単一パルスからなるスタートパルス信号に応じて、前記第１～第ｋの出力チャネルに夫々対応した第１～第ｋの出力タイミング信号を生成する出力遅延制御回路と、
前記映像信号に基づく各画素の輝度レベルを表す画素データ片の系列を取り込み、前記第１～第ｋの出力タイミング信号に応じたタイミングで前記画素データ片の各々を出力するデータラッチ部と、を含み、
前記出力遅延制御回路は、夫々が、第１～第（ｋ／２）の遅延素子を含む第１の遅延シフト部及び第２の遅延シフト部を有し、
前記第１の遅延シフト部に含まれる前記第１～第（ｋ／２）の遅延素子各々の出力が前記第１～第ｋの出力タイミングのうちの第１～第（ｋ／２）の出力タイミング信号となり、前記第２の遅延シフト部に含まれる前記第１～第（ｋ／２）の遅延素子各々の出力が前記第１～第ｋの出力タイミングのうちの第ｋ～第［（ｋ／２）＋１］の出力タイミング信号となり、
前記第１及び第２の遅延シフト部の各々は、前記チャネルモード指定信号が前記第１チャネルモードを示す場合には、前記スタートパルス信号を自身の前記第１の遅延素子から前記第（ｋ／２）の遅延素子に向けて各遅延素子を介してシフトさせ、
前記チャネルモード指定信号が前記第２チャネルモードを示す場合には、前記第１及び第２の遅延シフト部のうちの一方の遅延シフト部は、前記スタートパルス信号を自身の前記第１～第（ｋ／２）の遅延素子のうちの第ｒ（ｒは２以上の整数）の遅延素子から前記第（ｋ／２）の遅延素子に向けて各遅延素子を介してシフトさせ、前記第１及び第２の遅延シフト部のうちの他方の遅延シフト部は、前記スタートパルス信号を自身の前記第１～第（ｋ／２）の遅延素子のうちの第ｊ（ｊは２以上の整数）の遅延素子から第ｗ（ｗはｊより大きい整数）の遅延素子に向けて各遅延素子を介してシフトさせつつ第ｇ（ｇはｊより大であり且つｗ未満の整数）の遅延素子から出力された信号を、前記第（ｋ／２）の遅延素子から第（ｗ＋１）の遅延素子に向けて各遅延素子を逆方向にシフトさせることを特徴とする表示ドライバ。
続きを表示（約 970 文字）【請求項２】
前記チャネルモード指定信号が前記第２チャネルモードを示す場合には前記第１～第ｋの出力チャネルのうちの第１～第（ｒ－１）の出力チャネルを第１の未使用チャネル、第（ｊ＋１）～第ｋチャネルを第２の未使用チャネルとし、
前記第ｇの遅延素子は、前記第１の未使用チャネルの数と前記第２の未使用チャネルの数との差分の個数分だけ前記（ｋ／２）の遅延素子よりも手前の遅延素子であり、
前記第ｗの遅延素子は、前記差分の１／２の個数分だけ前記（ｋ／２）の遅延素子より手前の遅延素子であることを特徴とする請求項１に記載の表示ドライバ。
【請求項３】
前記第１の未使用チャネルの数が前記第２の未使用チャネルの数より多い場合には前記第１の遅延シフト部が前記一方の遅延シフト部、前記第２の遅延シフト部が前記他方の遅延シフト部であり、
前記第１の未使用チャネルの数が前記第２の未使用チャネルの数より少ない場合には前記第２の遅延シフト部が前記一方の遅延シフト部、前記第１の遅延シフト部が前記他方の遅延シフト部であることを特徴とする請求項２に記載の表示ドライバ。
【請求項４】
前記第１の遅延シフト部及び前記第２の遅延シフト部の各々に含まれる前記第１～第（ｋ／２）の遅延素子の各々は、直列に接続されている複数のインバータ素子で構成されていることを特徴とする請求項１～３のいずれか１に記載の表示ドライバ。
【請求項５】
前記データラッチ部から出力された複数の前記画素データ片の各々に対してレベルシフト処理を施すことで複数の高電圧の画素データ片を生成するレベルシフト部と、
前記複数の高電圧の画素データ片の各々をその画素データ片が示す輝度レベルに対応した電圧値を有する階調電圧に変換することで複数の階調電圧を得るデジタルアナログ変換部と、
前記複数の階調電圧を夫々個別に増幅したものを複数の駆動信号として出力する出力アンプ部と、を含むことを特徴とする請求項１～３のいずれか１に記載の表示ドライバ。
【請求項６】
請求項５に記載の表示ドライバと、
前記複数の駆動信号を受ける複数のデータ線を含む表示パネルと、を有することを特徴とする表示装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、映像信号に基づき表示パネルを駆動する表示ドライバ及び表示装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
現在、液晶又は有機ＥＬ表示装置として、複数の走査線と複数の信号線（以下、データ線と称する）との各交叉部に表示セルが形成されている表示パネルと、この表示パネルの複数のデータ線を駆動するデータドライバと、を有するものが一般的に知られている。
【０００３】
当該データドライバには、以下のようなデータラッチ部、レベルシフタ部、ＤＡ（Digital to analog）変換部及び出力アンプ部が含まれている。
【０００４】
データラッチ部は、映像信号に基づく各画素の輝度レベルをデジタル値で表す画素データ片の系列を受け、夫々を順次取り込む。そして、データラッチ部は、取り込んだ複数の画素データ片を１水平走査期間毎にレベルシフタ部に出力する。レベルシフタ部は、複数の画素データ片を個別に受けて、夫々を高電圧化した画素データ片をＤＡ変換部に供給する複数のレベルシフタを有する。ＤＡ変換部は、高電圧化された複数の画素データ片の各々をアナログの電圧値を有する階調電圧に変換し、夫々を出力アンプ部に供給する。出力アンプ部は、複数の階調電圧を夫々増幅して表示パネルの複数のデータ線に供給する。
【０００５】
ところで、従来のデータドライバでは、上記したデータラッチ部が複数の画素データ片を同時にレベルシフタの各々に供給するので、各レベルシフタは、自身が受けた画素データ片に応じて一斉に動作を開始する。よって、複数のレベルシフタの各々内で画素データ片に応じた電流が同時に流れて総電流が急激に増加することから、ノイズの発生やＩＲドロップが生じる。ＩＲドロップが生じると、レベルシフタ各々内において論理レベルの反転動作が不能になり貫通電流が流れるようになる。これにより更なるＩＲドロップを引き起こし、動作不良を招くおそれがあった。
【０００６】
そこで、データラッチ部として、複数の画素データ片の各々を出力するタイミングを強制的にずらすことで、同時動作するレベルシフタの数を減らすようにした表示ドライバが提案されている（例えば特許文献１参照）。特許文献１に記載のデータラッチ部は、表示パネルの第１～第ｋ（ｋは２以上の整数）のソース線に夫々対応したｋチャネル分の第１～第ｋの画素データ片を取り込み、夫々を第１～第ｋの出力タイミング信号で順に出力する。例えば、データラッチ部は、（第１、第ｋ）、（第２、第ｋ－１）、（第３、第ｋ－２）、・・・、（第ｗ、第ｗ＋１）（ｗは２～ｋ－１の範囲内の整数）の順に出力タイミングを遅らせた第１～第ｋの出力タイミング信号を受ける。これにより、データラッチ部は、図１Ａに示すように、先ず、第１及び第ｋの画素データ片を出力し、引き続き第２～第ｗの画素データ片及び第（ｋ－１）～第（ｗ＋１）の順に遅れたタイミングで第１～第ｋの画素データ片を出力する（Ｖシフトモード）。
【０００７】
よって、データラッチ部から出力された第１～第ｋの画素データ片を受けるレベルシフタ部では、同時に受ける画素データ片の数が２つだけとなり、それに伴い電流の急激な増加がなくなるためノイズの発生やＩＲドロップが抑えられる。
【先行技術文献】
【特許文献】
【０００８】
特開２０２２－４０７５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、近年、表示パネルとして、データ線の総数が異なるものが製品化されており、データドライバとしてもデータ線の総数が異なる各種の表示パネルに対応可能なものが望まれている。
【００１０】
そこで、このようなデータドライバを特許文献１に記載の技術で実現するにあたり、例えばデータ線の総数が９６０本の表示パネルと、７８０本の表示パネルとの双方に対応可能にすることを考える。
（【００１１】以降は省略されています）

関連特許